搜索结果
找到约 250 项符合
分频器 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (82)
- 技术资料 (72)
- 单片机编程 (16)
- 其他 (11)
- 教程资料 (11)
- 嵌入式/单片机编程 (7)
- 可编程逻辑 (4)
- 单片机开发 (4)
- 系统设计方案 (4)
- 软件设计/软件工程 (4)
- VIP专区 (4)
- 模拟电子 (3)
- 技术教程 (2)
- 汇编语言 (2)
- 中间件编程 (2)
- RFID编程 (2)
- 电路图 (1)
- 笔记 (1)
- 应用设计 (1)
- 器件手册 (1)
- 电子书籍 (1)
- VHDL/Verilog/EDA源码 (1)
- 行业应用文档 (1)
- DSP编程 (1)
- 通讯/手机编程 (1)
- 操作系统开发 (1)
- 书籍源码 (1)
- 其他文档 (1)
- 技术书籍 (1)
- 其他书籍 (1)
- ARM (1)
- 通信网络 (1)
- 文件格式 (1)
- 文章/文档 (1)
- matlab例程 (1)
- 其他嵌入式/单片机内容 (1)
文章/文档 数字式计时器一般都由震荡器
数字式计时器一般都由震荡器，分频器，译码器及显示几部分组成。其中震荡器和分频器组成标准秒信号发生器，接成各种不同进制的计数器组成计时系统，译码器，显示器组成显示系统，另外一些组合电路组成校时调节系统。
教程资料 fpga cpld 常见模块设计
fpga cpld 常见模块设计，包括基于fpga 的全数字锁向环，基于fpga cpld 的半整数分频器的设计等，很有用
系统设计方案 fpga cpld 常见模块设计
fpga cpld 常见模块设计，包括基于fpga 的全数字锁向环，基于fpga cpld 的半整数分频器的设计等，很有用
VHDL/FPGA/Verilog 1.8421码十进制计数器 2.分频系数为8
1.8421码十进制计数器
2.分频系数为8，占空比为0.5的分频器
3.控制8个二极管的电路
单片机编程 Stellaris系列微控制器的时钟
应用软件根据BYPASS信号的值来决定是否使用PLL。如果使用PLL，那么它总是输出一个200MHz的时钟信号，并且联合系统分频器（SYSDIV）共同产生系统时钟。馈送到PWM模块的时钟由系统时钟提供。如果应用中需要较低的PWM时钟，那么在时钟信号到达PWM模块前可以使用PWM分频器（PWMDIV）先分频。ADC时钟使用一个时钟源（source）为2 ...
VHDL/FPGA/Verilog 蜂鸣器实验 向蜂鸣器发送一定频率的方波可以使蜂鸣器发出相应的音调
蜂鸣器实验
向蜂鸣器发送一定频率的方波可以使蜂鸣器发出相应的音调，该实验通过设计一个状
态机和分频器使蜂鸣器发出“多来咪发梭拉西多”的音调。
技术资料 LPC2103芯片的时钟系统
LPC2103芯片的时钟系统
清晶振频率(FOSC)、处理器时钟(Fcclk)、系统外设时钟(Fpclk)、CCO时钟。通过对锁相环PLL和VPB分频器的配置，实现我们想要的时钟系统。
单片机编程 看门狗定时器 看门狗休眠模式
在正常操作期间，一次WDT 超时溢出将产生一次器件复位。如果器件处于休眠状态，一次WDT超时溢出将唤醒器件，使其继续正常操作（即称作WDT 唤醒）。对WDTE 设置位清零可以永久性地关闭WDT。后分频器分配完全是由软件控制，即它可在程序执行期间随时更改。在例26-1 中，如果需要的预分频值不是1:1，就不需要对OPTION_REG 寄存 ...