搜索结果

找到约 25,681 项符合 分频器电 的查询结果

学术论文 基于软件无线电的16QAM调制解调器设计与FPGA实现.rar

本文将高效数字调制方式QAM和软件无线电技术相结合,在大规模可编程逻辑器件FPGA上对16QAM算法实现。在当今频谱资源日趋紧缺的情况下有很大现实意义。 论文对16QAM软件实现的基础理论,带通采样理论、变速率数字信号处理相关抽取内插技术做了推导和分析;深入研究了软件无线电核心技术数字下变频原理和其实现结构;对CIC、 ...
https://www.eeworm.com/dl/514/9361.html
下载: 38
查看: 1148

学术论文 16QAM调制解调器设计与FPGA实现

本文将高效数字调制方式QAM和软件无线电技术相结合,在大规模可编程逻辑器件FPGA上对16QAM算法实现。在当今频谱资源日趋紧缺的情况下有很大现实意义。 论文对16QAM软件实现的基础理论,带通采样理论、变速率数字信号处理相关抽取内插技术做了推导和分析;深入研究了软件无线电核心技术数字下变频原理和其实现结构;对CIC、 ...
https://www.eeworm.com/dl/514/13195.html
下载: 36
查看: 1163

单片机相关 PIC单片机定时器初值计算器

PIC单片机定时器初值计算器,通过选择分频值,定时时间,自动计算出定时器初值
https://www.eeworm.com/dl/549/16829.html
下载: 106
查看: 1221

电源技术 变频器维修手册大全

变频器是利用电力半导体器件的通断作用将工频电源变换为另一频率的电能控制装置。主要由整流(交流变直流)、滤波、再次整流(直流变交流)、制动单元、驱动单元、检测单元微处理单元等组成的。 目前,通用型变频器绝大多数是交—直—交型变频器,通常尤以电压器变 频器为通用,其主回路图(见图1.1),它是变频 ...
https://www.eeworm.com/dl/505/23434.html
下载: 44
查看: 1071

单片机编程 80C51特殊功能寄存器地址表

/*--------- 8051内核特殊功能寄存器 -------------*/ sfr ACC = 0xE0;             //累加器 sfr B = 0xF0;  //B 寄存器 sfr PSW    = 0xD0;    &nb ...
https://www.eeworm.com/dl/502/26293.html
下载: 82
查看: 1114

单片机编程 电子密码锁的设计与实现

电子密码锁的设计与实现一、实验目的 1.进一步掌握键盘扫描和LED显示的程序设计。 2.了解按键消抖的方法。 3.综合运用微机原理的软硬件知识。 二、实验内容与要求 1.基本要求 (1)具有密码输入功能,密码最多为6位;(2)设置退格键,以便删除输入错误的密码;(3)在输入的密码时数码 ...
https://www.eeworm.com/dl/502/31329.html
下载: 111
查看: 1142

单片机编程 交通灯控制器的设计与实现

交通灯控制器的设计与实现一、实验目的1. 了解交通灯管理的基本工作原理。2. 熟悉8253计数器/定时器、8259A中断控制器和8255A并行接口的工作方式及应用编程。3. 掌握多位LED显示的方法。 二、 实验内容与要求设计一个用于十字路口的交通灯控制器。1.基本要求: 1) 东西和南北方向各有一组红,黄,绿 ...
https://www.eeworm.com/dl/502/31348.html
下载: 154
查看: 1157

VHDL/FPGA/Verilog 可以实现对任意波形分任意频

可以实现对任意波形分任意频,分频加减通过按键实现。
https://www.eeworm.com/dl/663/225193.html
下载: 137
查看: 1018

VHDL/FPGA/Verilog 本文件包括多路选择器器建模

本文件包括多路选择器器建模,译码器实验程序,加法器实验程序,比较器实验程序,计数器建模,I2C接口标准建模源码,串行接口RS232标准建模源码标准,LCM建模源码,时钟6分频源码,串并转化源码。 ,对于硬件设计初学者来说有一定的参考价值。 ...
https://www.eeworm.com/dl/663/318858.html
下载: 163
查看: 1043

VHDL/FPGA/Verilog EDA实验--UART串口实验:UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器 --- 发送器每隔16 个CLK16 时钟周期输出1 位

EDA实验--UART串口实验:UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器 --- 发送器每隔16 个CLK16 时钟周期输出1 位,次序遵循1位起始位、8位数据位(假定数据位为8位)、1位校验位(可选)、1位停止位。 UART 接收器 --- 串行数据帧和接收时钟是异步的,发送来的数据由逻 ...
https://www.eeworm.com/dl/663/320690.html
下载: 136
查看: 1426