搜索：分频功放 - 虫虫下载站

教程资料  FPGA显示时、分、秒源代码

可以显示时、分、秒，可以设置时间，精度要求0.001s ，允许电压： 3.3V\r\n

https://www.eeworm.com/dl/fpga/doc/17949.html

下载: 79

查看: 1017

教程资料  5分鐘學會使用CPLD

5分鐘學會使用CPLD,经典资料，有想学习CPLD的朋友有福了

https://www.eeworm.com/dl/Protel/doc/18218.html

下载: 41

查看: 1037

教程资料  8 通道压频转换

　描述了一个8 通道压频转换( ) 数据采集器的硬件设计和实现过程. 该数据采集 \r\n V FC \r\n\r\n程序原理

https://www.eeworm.com/dl/fpga/doc/18284.html

下载: 42

查看: 1072

教程资料  FPGA输出数据的时频域分析GUI界面

FPGA输出数据的时频域分析GUI界面，\r\n可观察信号的时域频域波形，星座图眼图等特性

https://www.eeworm.com/dl/fpga/doc/18384.html

下载: 97

查看: 1057

教程资料  Verilog实现的DDS正弦信号发生器和测频测相模块

Verilog实现的DDS正弦信号发生器和测频测相模块，DDS模块可产生两路频率和相位差均可预置调整的值正弦波，频率范围为20Hz-5MHz，相位范围为0°-359°，测量的数据通过引脚传输给单片机，单片机进行计算和显示。

https://www.eeworm.com/dl/fpga/doc/18425.html

下载: 52

查看: 1147

教程资料  基于DSP+FPGA的扩频接收机快捕技术

基于DSP+FPGA的扩频接收机快捕技术，一片技术文章

https://www.eeworm.com/dl/fpga/doc/18439.html

下载: 184

查看: 1097

教程资料  利用Allegro进行差分信号（Differential Signal）在高速电路设计需要注意的问题

差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，差分线大多为电路中最关键的信号，差分线布线的好坏直接影响到PCB板子信号质量。

https://www.eeworm.com/dl/cadence/doc/18698.html

下载: 70

查看: 1100

模拟电子  200种功放电路

功放

https://www.eeworm.com/dl/571/20353.html

下载: 170

查看: 1073

模拟电子  100个功放做法

功放大全

https://www.eeworm.com/dl/571/20356.html

下载: 47

查看: 1021

模拟电子  阶跃阻抗滤波器及其倍频应用

阶跃阻抗谐振结构（SIR）是一种新型微带线结构，它具有小型化，尺寸易调整，寄生谐振频率可调等优势。本文利用一种半波长阶跃阻抗谐振结构设计了两个不同尺寸发卡形滤波器，获得同样优秀的性能指标。而后利用此类滤波器完成了一个倍频电路的设计并且达到预期要求。 ...

https://www.eeworm.com/dl/571/20438.html

下载: 176

查看: 1049

搜索结果

按分类筛选