搜索结果
找到约 25,003 项符合
分线器 的查询结果
按分类筛选
系统设计方案 关于用触发器构建简单分频器的介绍文档
关于用触发器构建简单分频器的介绍文档，图文并茂，讲解详细
系统设计方案 人民币智能分捡器硬件系统设计 人民币智能分捡器硬件系统设计
人民币智能分捡器硬件系统设计 人民币智能分捡器硬件系统设计
VHDL/FPGA/Verilog 分频器
分频器
软件设计/软件工程 《分频器设计》绝对好用的EDA实验程序！已经通过测试。VHDL语言编写
《分频器设计》绝对好用的EDA实验程序！已经通过测试。VHDL语言编写
VHDL/FPGA/Verilog 基于FPGA的分频器设计,已经通过了仿真(VHDL语言编写)
基于FPGA的分频器设计,已经通过了仿真(VHDL语言编写)
其他书籍 介绍了基于VHDL的可编程分频器在波形发生器中的应用的方法
介绍了基于VHDL的可编程分频器在波形发生器中的应用的方法，利用这一方法，
可使波形频率在大范围内变化。
单片机开发 本文介绍了两种分频系数为整数或半整数的可控分频器的设计方法。其中之一可以实现50％的奇数分频。利用VHDL语言编程
本文介绍了两种分频系数为整数或半整数的可控分频器的设计方法。其中之一可以实现50％的奇数分频。利用VHDL语言编程，并用QUARTERS||4.0进行仿真，用 FPGA 芯片实现。
关键词：半整数，可控分频器，VHDL, FPGA
VHDL/FPGA/Verilog vhdl语言描述分频器
vhdl语言描述分频器，实现2、4、8、16……分频，经过实践
VHDL/FPGA/Verilog verilog分频器～时钟为50hmz
verilog分频器～时钟为50hmz，波特率采用9600bps～
单片机开发 本文件是I2C总线读写测试程序；将跳线器JP6短接
本文件是I2C总线读写测试程序；将跳线器JP6短接，使用外部22.1184MHz晶振.
功能：定义 0 ~ 9 键为数字键， A ~ F 为功能键。按 A 键后，可按0 ~ 9 数字键，
从零地址开始存储该键值，并送LED数码管上显示该键值。按 B 键后，从零地
址开始读取数据值，并送LED数码管上显示。读取速度每秒一次。按 C 键后，
停止任何操作。 ...