搜索结果
找到约 58,858 项符合
减振器设计 的查询结果
驱动编程 USB转换器开发的硬件设计思路,简述在DDK基础上USB设备驱动程序的构建步骤及过程,分析了用户所需进行的源代码设计内容
USB转换器开发的硬件设计思路,简述在DDK基础上USB设备驱动程序的构建步骤及过程,分析了用户所需进行的源代码设计内容
串口编程 232串口调试器,在单片机仿真设计中调试单片机和串口的通信。
232串口调试器,在单片机仿真设计中调试单片机和串口的通信。
单片机开发 50Hz陷波器的设计_单片机软件实现。软件实现的一个好文档。
50Hz陷波器的设计_单片机软件实现。软件实现的一个好文档。
VHDL/FPGA/Verilog <Verilog HDL 语言编程》 RS(204,188)译码器的设计
<Verilog HDL 语言编程》
RS(204,188)译码器的设计
matlab例程 利用matlab编写的m序列发生器。内容参见《FPGA设计及应用》褚振勇编 西安电子科技大学出版社
利用matlab编写的m序列发生器。内容参见《FPGA设计及应用》褚振勇编 西安电子科技大学出版社
人工智能/神经网络 在软件接收机的基础上,利用鉴频器辅助鉴相器的输出,引入一个模糊逻辑控制器,使得环路能够智能跟踪信号的动态变化.实验结果证明所提出的设计方法与传统环路相比可大幅度缩短跟踪时间,减小环路滤波器带宽,并能消
在软件接收机的基础上,利用鉴频器辅助鉴相器的输出,引入一个模糊逻辑控制器,使得环路能够智能跟踪信号的动态变化.实验结果证明所提出的设计方法与传统环路相比可大幅度缩短跟踪时间,减小环路滤波器带宽,并能消除周跳.
VHDL/FPGA/Verilog 基于FPGA的1553B总线编码解码器的设计
基于FPGA的1553B总线编码解码器的设计
单片机开发 电子秒表的设计 1、用系统8253定时器提供的55ms定时单位
电子秒表的设计 1、用系统8253定时器提供的55ms定时单位，设计秒表定时程序。 2、有关系统定时方法： PC机系统中的8253定时器0工作于方式3，外部提供一个时钟作为CLK信号, 频率：f=1.1931816MHz。 定时器0输出方波的频率:fout=1.1931816/65536=18.2Hz。 输出方波的周期Tout=1/18.2=54.945ms。8253A每隔55ms引起一次中断 ...
单片机开发 通过编码开关（旋转编码器）控制数码管的加减一！程序详细的体现了编码器的编程和数码管的单片机的编程！本程序通过AT89C51和24脉冲编码器的测试
通过编码开关（旋转编码器）控制数码管的加减一！程序详细的体现了编码器的编程和数码管的单片机的编程！本程序通过AT89C51和24脉冲编码器的测试