搜索：减振器设计 - 虫虫下载站

Delphi/CppBuilder 这个指南让你熟悉报表设计器和了解报表设计的基本概念（各种区域

这个指南让你熟悉报表设计器和了解报表设计的基本概念（各种区域，数据源，二次表，等等）。指南将帮助你开始用FastReport创建报表，但它不能告诉你怎样使用其它基本的报表设计器。如果你不熟悉报表设计器，我们建议你参考QuickReport的帮助系统。QuickReport的指南已经包含在你的Delphi拷贝中。QuickReport的大部分基本概 ...

https://www.eeworm.com/dl/664/133514.html

下载: 86

查看: 1041

VHDL/FPGA/Verilog 减1计数器一、设计要求用Verilog HDL语言设计一个计数器。要求计数器具有异步置位/复位功能

减1计数器一、设计要求用Verilog HDL语言设计一个计数器。要求计数器具有异步置位/复位功能，可以进行自增和自减计数，其计数周期为2^N（N为二进制位数）。二、设计原理输入/输出说明： d：异步置数数据输入； q：当前计数器数据输出； clock：时钟脉冲； count_en：计数器计数使能控制（1：计数/0：停止计数）； updo ...

https://www.eeworm.com/dl/663/134176.html

下载: 35

查看: 1527

单片机开发  电子定时器的设计有程序的具体实现和功能描述好的程序

电子定时器的设计有程序的具体实现和功能描述好的程序

https://www.eeworm.com/dl/648/134661.html

下载: 110

查看: 1059

Internet/网络编程  本系统是在asp版《在线文件管理器》的基础上设计制作

本系统是在asp版《在线文件管理器》的基础上设计制作，取其精华，弃其糟粕，功能更强，效率更高，具有以下特点： 1。采用三层结构开发，程序逻辑和用户界面彻底分离，可轻松换肤。 2。全部代码采用Ultra Edit编写，不使用任何可视化开发工具，精确控制代码流程，确保代码高效率运行。 3。自行开发自定义控件，不产生任何一 ...

https://www.eeworm.com/dl/620/135977.html

下载: 46

查看: 1028

单片机开发  PROFIBUS从站智能协议芯片DPC31与模数转换器AD7705接口设计.rar

PROFIBUS从站智能协议芯片DPC31与模数转换器AD7705接口设计.rar

https://www.eeworm.com/dl/648/135978.html

下载: 162

查看: 1109

其他  本系统是在asp版《在线文件管理器》的基础上设计制作

本系统是在asp版《在线文件管理器》的基础上设计制作，取其精华，弃其糟粕，功能更强，效率更高，具有以下特点： 1。采用三层结构开发，程序逻辑和用户界面彻底分离，可轻松换肤。 2。全部代码采用Ultra Edit编写，不使用任何可视化开发工具，精确控制代码流程，确保代码高效率运行。 3。自行开发自定义控件，不产生任何一 ...

https://www.eeworm.com/dl/534/136445.html

下载: 133

查看: 1065

通讯编程文档  公交非接触IC卡读写器的应用设计采用PHILIPS公司的Mifare卡作IC卡

公交非接触IC卡读写器的应用设计采用PHILIPS公司的Mifare卡作IC卡，设计以射频技术为核心，以单片机为控制器的IC卡读写器在公交自动收费系统中的应用。制作的IC卡读写器可以实现制卡、售卡、自动收费等功能，具有安全、实用、方便、快捷、可靠性高的特点，解决了城市公共交通服务行业既频繁又琐碎的收费管理问题，有广泛的 ...

https://www.eeworm.com/dl/646/137535.html

下载: 78

查看: 1083

VHDL/FPGA/Verilog 基于CPLD-FPGA的半整数分频器的设计

基于CPLD-FPGA的半整数分频器的设计，用于设计EDA

https://www.eeworm.com/dl/663/138840.html

下载: 180

查看: 1062

Delphi/CppBuilder 这个指南让你熟悉报表设计器和了解报表设计的基本概念（各种区域

这个指南让你熟悉报表设计器和了解报表设计的基本概念（各种区域，数据源，二次表，等等）。指南将帮助你开始用FastReport创建报表，但它不能告诉你怎样使用其它基本的报表设计器。

https://www.eeworm.com/dl/664/138917.html

下载: 187

查看: 1026

VHDL/FPGA/Verilog 采用Verilog HDL设计,在掌宇智能开发板上得到实现根据抢答器的原理

采用Verilog HDL设计,在掌宇智能开发板上得到实现根据抢答器的原理，整个电路可划分为三部分：采样电路、门控电路和译码电路

https://www.eeworm.com/dl/663/139900.html

下载: 188

查看: 1082

搜索结果

按分类筛选

Delphi/CppBuilder 这个指南让你熟悉报表设计器和了解报表设计的基本概念（各种区域

VHDL/FPGA/Verilog 减1计数器一、设计要求用Verilog HDL语言设计一个计数器。要求计数器具有异步置位/复位功能

单片机开发  电子定时器的设计有程序的具体实现和功能描述好的程序

Internet/网络编程  本系统是在asp版《在线文件管理器》的基础上设计制作

单片机开发  PROFIBUS从站智能协议芯片DPC31与模数转换器AD7705接口设计.rar

其他  本系统是在asp版《在线文件管理器》的基础上设计制作

通讯编程文档  公交非接触IC卡读写器的应用设计采用PHILIPS公司的Mifare卡作IC卡

VHDL/FPGA/Verilog 基于CPLD-FPGA的半整数分频器的设计

Delphi/CppBuilder 这个指南让你熟悉报表设计器和了解报表设计的基本概念（各种区域

VHDL/FPGA/Verilog 采用Verilog HDL设计,在掌宇智能开发板上得到实现根据抢答器的原理