搜索结果
找到约 19,311 项符合
倍频器 的查询结果
按分类筛选
VHDL/FPGA/Verilog fredivn.vhd 偶数分频 fredivn1.vhd 奇数分频 frediv16.vhd 16分频 PULSE.vhd 数控分频器
fredivn.vhd 偶数分频
fredivn1.vhd 奇数分频
frediv16.vhd 16分频
PULSE.vhd 数控分频器
VHDL/FPGA/Verilog 主时钟为15.36MHz的带选通的8位输出分频器
主时钟为15.36MHz的带选通的8位输出分频器，可得到100Hz,120Hz,1kHz,10kHz的频率
VHDL/FPGA/Verilog 该模块为分频器
该模块为分频器，将1KHZ的时钟频率分频成每分钟一次的时钟频率
事实上，该源码可以实现任意整数的分频，主要让N的值设置好相应的数字
VHDL/FPGA/Verilog 利用VHDL语言描述的5分频器（改变程序中m1,m2值
利用VHDL语言描述的5分频器（改变程序中m1,m2值，可作为任意奇数分频器）
VHDL/FPGA/Verilog 任意小数分频器产生原理
任意小数分频器产生原理，及详细说明文档，任意数分频(包括奇偶数和小数)的设计方法(含VHDL例子)
VHDL/FPGA/Verilog 利用数控分频器设计硬件电子琴.硬件电子琴电路模块设计
利用数控分频器设计硬件电子琴.硬件电子琴电路模块设计
中间件编程 pll 的64倍频 锁相环技术用 实现倍频 从而达到对频率的分频
pll 的64倍频
锁相环技术用 实现倍频 从而达到对频率的分频
VHDL/FPGA/Verilog 数控分频器的设计 数控分频器的功能就是当在输入端给定不同输入数据时
数控分频器的设计
数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，例3的数控分频器就是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接即可。 ...
VHDL/FPGA/Verilog 奇数分频和倍频(只需修改参数就可以实现较难得基数分频和倍频)
奇数分频和倍频(只需修改参数就可以实现较难得基数分频和倍频)
其他 关于倍频程和三分之一倍频程滤波器设计程序
关于倍频程和三分之一倍频程滤波器设计程序