搜索结果
找到约 88,717 项符合
作业程序 的查询结果
按分类筛选
- 全部分类
- Java编程 (45)
- 操作系统开发 (32)
- 数据结构 (26)
- 数学计算 (25)
- matlab例程 (24)
- 其他 (19)
- 编译器/解释器 (17)
- 数值算法/人工智能 (11)
- 单片机编程 (10)
- 汇编语言 (8)
- 单片机开发 (7)
- 人工智能/神经网络 (7)
- VC书籍 (7)
- 技术资料 (7)
- 书籍源码 (6)
- 文章/文档 (6)
- Linux/Unix编程 (6)
- 其他行业 (5)
- 教育系统应用 (5)
- Internet/网络编程 (5)
- 加密解密 (5)
- JavaScript (5)
- 其他书籍 (5)
- VIP专区 (5)
- 游戏 (4)
- 软件设计/软件工程 (4)
- 学术论文 (3)
- 压缩解压 (3)
- 电子书籍 (3)
- 网络 (3)
- 文件格式 (3)
- VHDL/FPGA/Verilog (3)
- 企业管理 (3)
- C/C++语言编程 (3)
- 其他文档 (2)
- Java书籍 (2)
- MySQL数据库 (2)
- 多国语言处理 (2)
- BREW编程 (2)
- DSP编程 (2)
- SQL Server (2)
- 嵌入式/单片机编程 (2)
- 串口编程 (2)
- Applet (2)
- 磁盘编程 (2)
- Oracle数据库 (2)
- 习题答案 (2)
- 源码 (2)
- 软件 (2)
- 嵌入式综合 (1)
- *行业应用 (1)
- 其他嵌入式/单片机内容 (1)
- Delphi控件源码 (1)
- 嵌入式Linux (1)
- 其他数据库 (1)
- 软件工程 (1)
- Windows CE (1)
- 邮电通讯系统 (1)
- 编辑器/阅读器 (1)
- 通讯/手机编程 (1)
- Jsp/Servlet (1)
- Ajax (1)
- 系统设计方案 (1)
- 酒店行业 (1)
- 技术教程 (1)
- Matlab (1)
- 书籍 (1)
- 其他 (1)
数据结构 本学期所有数据结构的大作业一
本学期所有数据结构的大作业一,设A与B分别为两个带有头结点的有序循环链表(所谓有序是指链接点按数据域值大小链接,本题不妨设按数据域值从小到大排列),list1和list2分别为指向两个链表的指针。请写出将这两个链表合并为一个带头结点的有序循环链表的算法。二,本次实验的题目为表达式求值,要求设计一个程序,演示用算 ...
数据结构 本学期所有数据结构的大作业一
本学期所有数据结构的大作业一,设A与B分别为两个带有头结点的有序循环链表(所谓有序是指链接点按数据域值大小链接,本题不妨设按数据域值从小到大排列),list1和list2分别为指向两个链表的指针。请写出将这两个链表合并为一个带头结点的有序循环链表的算法。二,本次实验的题目为表达式求值,要求设计一个程序,演示用算 ...
企业管理 《学校机房作业管理系统》采用ASP+Aceesss+ ServU构架
《学校机房作业管理系统》采用ASP+Aceesss+ ServU构架,属于ASP程序。可解决学校机房里的作业发布和回收,节约教学成本和方便简化机房管理。系统包含用户管理、公告发布、短信交流、作业发布显示、作业上传等功能。可应用于学校、培训、网吧等用于教学的机房里。 ...
企业管理 《学校机房作业管理系统》采用ASP+Aceesss+ ServU构架
《学校机房作业管理系统》采用ASP+Aceesss+ ServU构架,属于ASP程序。可解决学校机房里的作业发布和回收,节约教学成本和方便简化机房管理。系统包含用户管理、公告发布、短信交流、作业发布显示、作业上传等功能。可应用于学校、培训、网吧等用于教学的机房里。 ...
Java编程 是一个实现加减乘除的java小程序
是一个实现加减乘除的java小程序,我们java课的作业。
JavaScript 第四次作业 1、 创建一个Animal(动物)类
第四次作业
1、 创建一个Animal(动物)类,让Horse(马),Dog(狗),Cat(猫)等动物继承Animal类。在Animal类中定义一些方法,让其子类重写这些方法,编写一个运行时多态的程序。
创建一个Animal类型的数组,在其中填充不同子类,然后调用自己的父类中的方法,看看会有什么情况发生。
2、 修改练习3.3,使Animal成为一个接 ...
VHDL/FPGA/Verilog 组成原理大作业--基于MIPS的运算器设计
组成原理大作业--基于MIPS的运算器设计,内附详细设计文档,包含设计文档和使用手册,主程序,测试程序,还有设计的框图等。实现了可以执行基本的MIPS有关运算器相关的指令共17条,用Verilog编写。