搜索结果
找到约 10,170 项符合
位运算 的查询结果
按分类筛选
- 全部分类
- 学术论文 (44)
- 单片机编程 (44)
- 单片机开发 (27)
- VHDL/FPGA/Verilog (22)
- 技术资料 (21)
- 加密解密 (18)
- 汇编语言 (18)
- 数学计算 (17)
- 数据结构 (15)
- 其他 (12)
- VIP专区 (12)
- 数值算法/人工智能 (8)
- 模拟电子 (4)
- 软件设计/软件工程 (4)
- 系统设计方案 (4)
- 文章/文档 (4)
- 嵌入式/单片机编程 (4)
- 技术书籍 (3)
- 其他书籍 (3)
- 书籍源码 (3)
- VC书籍 (3)
- 技术教程 (2)
- PCB图/BOM单/原理图 (2)
- 教程资料 (2)
- 可编程逻辑 (2)
- Java编程 (2)
- 并行计算 (2)
- 人工智能/神经网络 (2)
- 源码 (2)
- 仿真技术 (1)
- 机械电子 (1)
- 测试测量 (1)
- 游戏 (1)
- Delphi控件源码 (1)
- 微处理器开发 (1)
- 编译器/解释器 (1)
- 电子书籍 (1)
- 行业发展研究 (1)
- Linux/Unix编程 (1)
- DSP编程 (1)
- 语音压缩 (1)
- 中间件编程 (1)
- 其他 (1)
- 软件 (1)
VHDL/FPGA/Verilog 一个四位二进制加/减运算器。 要求：当控制端G＝0时做加运算
一个四位二进制加/减运算器。
要求：当控制端G＝0时做加运算，G＝1时做减运算。用发光二极管表示运算结果的正、负。用数码管显示运算结果：加运算时，相加之和不超过15，减运算时，结果可正可负，但都用原码表示。
汇编语言 1、熟悉运算类指令对标志位的状态影响以及标志位状态的表示方法； 2、掌握条件转移、无条件转移指令的使用方法； 3、掌握分支程序设计、编写、调试和运行的方法。
1、熟悉运算类指令对标志位的状态影响以及标志位状态的表示方法；
2、掌握条件转移、无条件转移指令的使用方法；
3、掌握分支程序设计、编写、调试和运行的方法。
中间件编程 本设计是用32位的并行全加器的,可以实现浮点运算!
本设计是用32位的并行全加器的,可以实现浮点运算!
学术论文 基于ARM的超声波液位计的研制
液位是工业生产中常见的测量参数，化工、石油、污水处理等各类工厂企业都要进行液位测量。目前，液位检测技术飞速发展，新的液位测量仪表量程大、精度高、功能全，我国新型液位仪表大多依靠进口。由于超声波测量液位具有非接触测量、可测低温介质、能够定点和连续测量等优点，近年来，超声液位测量技术取得了长足的进步，己 ...
学术论文 OFDM信道估计模块运算部件的FPGA设计
正交频分复用(OnIlogonaJ Frequency Division Multiplexing，OFDM)技术通过将整个信道分为多个带宽相等并行传输的子信道，通过将信息经过子信道独立传输来实现通信，子信道的正交性可以保证最大限度的利用频谱资源。OFDM系统通过循环前缀来消除符号间干扰(ISI)，通过IDFT/DFT调制解调降低了系统实现的复杂度。由于其频谱利 ...
学术论文 64位MIPS微处理器的模块设计和FPGA验证
作为嵌入式系统核心的微处理器，是SOC不可或缺的“心脏”，微处理器的性能直接影响着整个SOC的性能。 与国际先进技术相比，我国在这一领域的研究和开发工作还相当落后，这直接影响到我国信息产业的发展。本着赶超国外先进技术，填补我国在该领域的空白以摆脱受制于国外的目的，我国很多科研单位和公司进行了自己的努 ...
学术论文 基于FPGA的32位浮点数据FFT及IFFT的设计与实现
FFT/IFFT是时域信号与频域信号之间转换的基本运算，是数字信号处理的核心工具之一，因此，它广泛地应用于许多领域。在数字化的今天，不论是在通信领域还是在图像处理领域，对数字信号处理的速度、精度和实时性要求不断提高。为满足不断提高的要求，国内外不断地推出各种FFT/IFFT处理器，主要处理器有ASIC、DSP芯片、FPGA等 ...
技术书籍 LM324运算放大器应用电路全集
LM324是四运放集成电路,它采用14脚双列直插塑料封装,外形如图所示。它的内部包含四组形式完全相同的运算放大器, 除电源共用外,四组运放相互独立。每一组运算放大器可用图1所示的符号来表示,它有5个引出脚,其中“+”、“-”为两个信号输入端,“V+”、“V-”为正、负电源端,“Vo”为输出端。两个信号输入端中,Vi-（-）为反相 ...
仿真技术 32位单精度浮点加法器
32位单精度浮点加法器。进行用加法运算，仿真输出
模拟电子 基于选择进位32位加法器的硬件电路实现
为了缩短加法电路运行时间，提高FPGA运行效率，利用选择进位算法和差额分组算法用硬件电路实现32位加法器，差额分组中的加法单元是利用一种改进的超前进位算法实现，选择进位算法可使不同的分组单元并行运算，利用低位的运算结果选择高位的进位为1或者进位为零的运算结果，节省了进位选择等待的时间，最后利用XILINX进行时 ...