搜索结果
找到约 20,679 项符合
交织器 vhdl 的查询结果
VHDL/FPGA/Verilog 应用vhdl语言进行加法器的设计
应用vhdl语言进行加法器的设计，比较器的设计，随着vhdl语言的应用越来越广泛，其重要性也更加明确。希望对大家有所帮助。
软件设计/软件工程 10个VHDL程序实例
10个VHDL程序实例，包括加法器，全加器、函数发生器，选择器等。
其他书籍 提出了一种多描述正弦编码器
提出了一种多描述正弦编码器，正弦参数按照奇数位和偶数位交织的方法分解到两个描述中
VHDL/FPGA/Verilog 用VHDL编写的程序
用VHDL编写的程序，关于内容寻址寄存器。是最新的匹配技术，很具有发展前景
VHDL/FPGA/Verilog 自己写的锁存器程序
自己写的锁存器程序，用VHDL语言实现，望大家指教
VHDL/FPGA/Verilog sin產生器
sin產生器，可以於VHDL產生sin之數值波形，進而輸出至dac做轉換
邮电通讯系统 基于PLD的RS码编译码器设计
基于PLD的RS码编译码器设计，用VHDL语言编写，编译通过，测试结果正确。
VHDL/FPGA/Verilog vhdl编写的4X4键盘扫描程序
vhdl编写的4X4键盘扫描程序，可以有效的消除抖动，并且提供蜂鸣器输出。
VHDL/FPGA/Verilog vhdl编写的4X4键盘扫描程序
vhdl编写的4X4键盘扫描程序，可以有效的消除抖动，并且提供蜂鸣器输出。