搜索结果
找到约 20,679 项符合
交织器 vhdl 的查询结果
VHDL/FPGA/Verilog 用vhdl语言实现乐曲演奏器的设计 这是学习VHDL语言的经典例子
用vhdl语言实现乐曲演奏器的设计 这是学习VHDL语言的经典例子
VHDL/FPGA/Verilog 基于vhdl的数控分频器设计的源代码及仿真
基于vhdl的数控分频器设计的源代码及仿真
VHDL/FPGA/Verilog VHDL经典案例源码 有至少20个经典案例,如:自动售货机,分频器
VHDL经典案例源码
有至少20个经典案例,如:自动售货机,分频器
VHDL/FPGA/Verilog VHDL实现的奇偶校验功能模块和一个外设配置寄存器的设计实例。
VHDL实现的奇偶校验功能模块和一个外设配置寄存器的设计实例。
系统设计方案 PSK调制解调器的设计 我的课程设计 基于VHDL语言的设计与仿真
PSK调制解调器的设计 我的课程设计 基于VHDL语言的设计与仿真
系统设计方案 基于VHDL语言 智力抢答器的设计 本人的课程设计
基于VHDL语言 智力抢答器的设计 本人的课程设计
嵌入式/单片机编程 译码器的逻辑功能是将已赋予特定含义的一组二进制输入代码的原意"翻译"出来,变成对应的输出高低电平信号.该程序为3-8译码器.基于VHDL,其开发环境是MAXPLUS2.
译码器的逻辑功能是将已赋予特定含义的一组二进制输入代码的原意"翻译"出来,变成对应的输出高低电平信号.该程序为3-8译码器.基于VHDL,其开发环境是MAXPLUS2.
单片机开发 4位数值比较器MC14585B.能够将两个输入信号比较的各种情况送到输出端口上.本程序基于VHDL语言,开发环境是MAXPLUS2
4位数值比较器MC14585B.能够将两个输入信号比较的各种情况送到输出端口上.本程序基于VHDL语言,开发环境是MAXPLUS2
VHDL/FPGA/Verilog 6端口寄存器IP内核VHDL源代码
6端口寄存器IP内核VHDL源代码，所需的开发环境是QUARTUS II 6.0。
VHDL/FPGA/Verilog 用VHDL为MCU编写的可用UART-通用异步收发器程序
用VHDL为MCU编写的可用UART-通用异步收发器程序