搜索结果
找到约 20,679 项符合
交织器 vhdl 的查询结果
VHDL/FPGA/Verilog 利用VHDL语言编写的一个16分频器
利用VHDL语言编写的一个16分频器，另外可以在程序中修改为任意2N的分频器
软件设计/软件工程 VHDL中IP核之参数化加减法器中文使用介绍
VHDL中IP核之参数化加减法器中文使用介绍
中间件编程 vhdl语言写的基数分频器
vhdl语言写的基数分频器，多平台，通过MODESIM仿真
VHDL/FPGA/Verilog 基于VHDL语言描述的一个分频器
基于VHDL语言描述的一个分频器，根据端口值，可作为四分频，八分频等分频器使用。
VHDL/FPGA/Verilog 这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,
这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟. ...
其他嵌入式/单片机内容 一个用VHDL语言编写的全加器
一个用VHDL语言编写的全加器，是数字电路EDA设计的一个例子，可能不太特别，但是应该可以用一下的。
系统设计方案 用VHDL结构描述设计一全减器
用VHDL结构描述设计一全减器，全减器可由两个半减器和一个或门组成。
VHDL/FPGA/Verilog vhdl编写的智力抢答器程序
vhdl编写的智力抢答器程序，比较简单，仅供参考
单片机开发 1.AD0809转换器的vhdl实现 2.用状态机来实现不同状态的动态切换
1.AD0809转换器的vhdl实现
2.用状态机来实现不同状态的动态切换，思路明晰简单实现。
3.内含注释，易于修改和理解
4.对数码管的动态扫描,显示
VHDL/FPGA/Verilog 非整数分频器 分频系数为无限不循环小数 vhdl
非整数分频器 分频系数为无限不循环小数 vhdl