搜索结果
找到约 11,938 项符合
二进制进位 的查询结果
按分类筛选
汇编语言 这是一个简单的进位制转换程序
这是一个简单的进位制转换程序，它的功能是可以把任何进位制的数字转换成十进位制。
数学计算 一个超前进位加法器的Verilog实现
一个超前进位加法器的Verilog实现，内含测试文件，可以综合，非常有参考价值
其他嵌入式/单片机内容 用Verilog语言实现了一个8bit的超前进位加法器
用Verilog语言实现了一个8bit的超前进位加法器，其中包括测试文件。
并行计算 超前进位加法器得VHDL实现小点资料代码
超前进位加法器得VHDL实现小点资料代码
其他嵌入式/单片机内容 在ISE下用verilog开发的16位进位现行加法器
在ISE下用verilog开发的16位进位现行加法器
单片机开发 微机原理课程设计报告 课题六：数字闹钟 1. 通过8253定时器产生秒脉冲定时中断。在中断服务程序中实现秒、分、小时的进位（24小时制）。 2. 将当前时分秒在七段LED显示器上显示（如：091
微机原理课程设计报告
课题六：数字闹钟
1. 通过8253定时器产生秒脉冲定时中断。在中断服务程序中实现秒、分、小时的进位（24小时制）。
2. 将当前时分秒在七段LED显示器上显示（如：091132）。
3. 可设置闹钟的时间当前值（对准时间）,设置闹铃时间,闹铃功能的关闭和开放.
关键词:数字闹钟，8253定时器，LED显示器，8255A ...
并行计算 8位超前进位加法器 就是使各位的进位直接由加数和被加数来决定
8位超前进位加法器 就是使各位的进位直接由加数和被加数来决定，而不需要依赖低位进位
VHDL/FPGA/Verilog 两个4bit超前进位加法器实现8bit加法器
两个4bit超前进位加法器实现8bit加法器
VHDL/FPGA/Verilog 4bit ALU（运算逻辑单元）的设计 给出了此次设计alu的输入输出结构及相应的位数。其中C0是一位的进位输入
4bit ALU（运算逻辑单元）的设计
给出了此次设计alu的输入输出结构及相应的位数。其中C0是一位的进位输入，A和B分别是4位的数据输入，S0、S1、M分别为一位的功能选择输入信号；Cout是一位的进位输出，F是4为的运算结果输出。
VHDL/FPGA/Verilog 用VHADL和Verilog HDL实现带进位的8位加减法器。
用VHADL和Verilog HDL实现带进位的8位加减法器。