搜索结果
找到约 11,938 项符合
二进制进位 的查询结果
按分类筛选
人工智能/神经网络 运用BP网络实现三个二进制位的异或运算,带有样本库可编译运行
运用BP网络实现三个二进制位的异或运算,带有样本库可编译运行
单片机开发 四位数码管显示 没1分钟进1位 是通过最原始的51单片机来实现的
四位数码管显示 没1分钟进1位 是通过最原始的51单片机来实现的
文件格式 控制4连LED的程序 是汇编程序用定时器中断来实现1分钟进1位
控制4连LED的程序 是汇编程序用定时器中断来实现1分钟进1位
VHDL/FPGA/Verilog 8位十六进制频率计设计 根据频率的定义和频率测量的基本原理
8位十六进制频率计设计 根据频率的定义和频率测量的基本原理,测定信号的频率必须有一个脉宽为1s的输入信号脉冲计数允许信号;1s计数结束后,计数值被锁入锁存器,计数器清零,为下一测频计数周期做好准备。测频控制信号可由一个独立的发生器(FTCTRL)来产生。 ...
单片机开发 用8个发光管演示出8位二进制数累加过程。
用8个发光管演示出8位二进制数累加过程。
加密解密 自己编写的自创的加密/解密算法的小程序,原理是将明文变成二进制,再按规则置乱二进制位,再变回文本,得到密文.是命令行运行方式的.
自己编写的自创的加密/解密算法的小程序,原理是将明文变成二进制,再按规则置乱二进制位,再变回文本,得到密文.是命令行运行方式的.
VHDL/FPGA/Verilog 介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进 制码转换成8421BCD 码的原理、设计思路和软件实现。
介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进
制码转换成8421BCD 码的原理、设计思路和软件实现。
汇编语言 在键盘上输入一个十进制的数字 可以转换成一个十六进制和二进制的数输出
在键盘上输入一个十进制的数字 可以转换成一个十六进制和二进制的数输出
单片机开发 设计应用接口作为16位二进制编码器的输出口
设计应用接口作为16位二进制编码器的输出口,并用该接口作为LED七段显示器的输出口,循环显示编码结果
书籍源码 半加器 或门 1位二进制全加器顶层设计描述
半加器 或门 1位二进制全加器顶层设计描述