搜索结果
找到约 11,938 项符合
二进制进位 的查询结果
按分类筛选
其他 这个是带输入的加法器vhdl代码,是带有输入端和进位的.
这个是带输入的加法器vhdl代码,是带有输入端和进位的.
其他 这个是带先行进位的加法器的vhdl代码,比较复杂,仅仅供大家参考.
这个是带先行进位的加法器的vhdl代码,比较复杂,仅仅供大家参考.
文章/文档 Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方
Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序
Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方案及VHDL程序
Carry Select Adder:16 Bits 进位选择加法器的设计方案及VHDL程序
VHDL/FPGA/Verilog 超前进位加法器的例子,包括源码和测试文件,压缩包,无密码.
超前进位加法器的例子,包括源码和测试文件,压缩包,无密码.
VHDL/FPGA/Verilog 本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.
本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.
技术管理 计算机组成原理的实验报告,包括 实验四 基本模型机设计与实现,实验一 运算器实验 （一） 算术逻辑运算器 实验一 运算器实验 （二） 进位控制实验 实验一 运算器实验 （三） 移位运算器实验
计算机组成原理的实验报告,包括 实验四 基本模型机设计与实现,实验一 运算器实验
（一） 算术逻辑运算器
实验一 运算器实验
（二） 进位控制实验
实验一 运算器实验
（三） 移位运算器实验
实验二 半导体存储器原理实验实验三 微程序控制器实验
包括自己的心得体会总结. ...
VHDL/FPGA/Verilog 十六位超前进位加法器
十六位超前进位加法器，Verilog HDL
其他 模型机综合设计——带进位运算指令的实现1、通过使用软件HKCPT的联机方式实现和脱机方式实现。 2、通过微单步、单拍调试
模型机综合设计——带进位运算指令的实现1、通过使用软件HKCPT的联机方式实现和脱机方式实现。
2、通过微单步、单拍调试，分析微指令时序和数据流程。
其他 模型机综合设计——不带进位的与或运算指令的实现 1、通过使用软件HKCPT的联机方式实现和脱机方式实现。 2、通过微单步、单拍调试
模型机综合设计——不带进位的与或运算指令的实现
1、通过使用软件HKCPT的联机方式实现和脱机方式实现。
2、通过微单步、单拍调试，分析微指令时序和数据流程。
嵌入式/单片机编程 成都理工大学基于MAXPLUS II 的设计过程报告内涵有源程序及设计过程中的调试：在文本编辑窗口中输入二进制8位优先编码器的程序； 3设计驱动显示程序如下： 5采用原理图方式设计如下： 6引角
成都理工大学基于MAXPLUS II 的设计过程报告内涵有源程序及设计过程中的调试：在文本编辑窗口中输入二进制8位优先编码器的程序；
3设计驱动显示程序如下：
5采用原理图方式设计如下：
6引角分配图如下：
7仿真结果如下：