搜索结果
找到约 11,938 项符合
二进制进位 的查询结果
按分类筛选
加密解密 RSA算法 :首先, 找出三个数, p, q, r, 其中 p, q 是两个相异的质数, r 是与 (p-1)(q-1) 互质的数...... p, q, r 这三个数便是 person_key
RSA算法 :首先, 找出三个数, p, q, r, 其中 p, q 是两个相异的质数, r 是与 (p-1)(q-1) 互质的数...... p, q, r 这三个数便是 person_key，接著, 找出 m, 使得 r^m == 1 mod (p-1)(q-1)..... 这个 m 一定存在, 因为 r 与 (p-1)(q-1) 互质, 用辗转相除法就可以得到了..... 再来, 计算 n = pq....... m, n 这两个数便是 publi ...
其他行业 1、 具有以数字形式显示时、分、秒的功能。 2、 小时计时要求为“１２翻１”
1、 具有以数字形式显示时、分、秒的功能。 2、 小时计时要求为“１２翻１”，分和秒计时要求为６０进位。 3、 校正时间的功能。 4、 定时功能。 5、 报整点时间的功能。
VHDL/FPGA/Verilog 加法器核
加法器核，带进位位的，xilinx公司的核，能用
数学计算 一个有关进制的和程序
一个有关进制的和程序，它将一定范围内的数编制成组，通过从二进位制到十进位制，
进行编组，输入进制数和组数，即可自动计算出数据，并显示在屏幕上，同时输出到文件中，是很不错的程序，我用了好几天才编好，很精悍！ ...
其他 EWB做的多功能数字钟 由振荡器输出稳定的高频脉冲信号作为时间基准
EWB做的多功能数字钟
由振荡器输出稳定的高频脉冲信号作为时间基准，经分频器输出标准的秒脉冲，秒计数器满60向分计数器进位，分计数器满60向小时计数器进位，小时计数器按“12翻1”规律计数，计数器经译码器送到显示器；计数出现误差可用校时电路进行校时、校分、校秒，
可发挥部分：使闹钟具有可整点报时与定时闹钟的功 ...
VHDL/FPGA/Verilog 基于CPLD的棋类比赛计时时钟,第一个CNT60实现秒钟计时功能
基于CPLD的棋类比赛计时时钟,第一个CNT60实现秒钟计时功能，第二个CNT60实现分钟的计时功能，CTT3完成两小时的计时功能。秒钟计时模块的进位端和开关K1相与提供分钟的计时模块使能，当秒种计时模块计时到59时向分种计时模块进位，同时自己清零。同理分种计时模块到59时向CTT3小时计时模块进位，到1小时59分59秒时，全部清零 ...
VHDL/FPGA/Verilog VHDL源代码.设计一个带有异步清0功能的十进制计数器。计数器时钟clk上升沿有效
VHDL源代码.设计一个带有异步清0功能的十进制计数器。计数器时钟clk上升沿有效，清零端为clrn,进位输出为co。
数据结构 穷举密码算法 /在许多情况下我们需要穷举组合的算法
穷举密码算法
/在许多情况下我们需要穷举组合的算法，比如密码词典。
//这个算法的关键是密码下标进位的问题。
//另外本例子中的写文件语句效率比较低，为了降低算法复杂度没有优化。
//如果要提高写文件的效率，可以使用缓冲区，分批写入。 ...
电子书籍 我的查表算法思路是这样的 ： 1、构造N个二维数组（N＝你需要输入的最大频率值位数
我的查表算法思路是这样的
：
1、构造N个二维数组（N＝你需要输入的最大频率值位数，例如你需要精确到10HZ，最高30MHZ，那么就有10M位、1M位、100K位、10K位、1K位、100HZ位、10HZ位，共7位，所以N=7）。
2、根据你所用的芯片型号，和晶振频率，计算出每个频率位0-9时的控制字。
3、使用时，把你频率的每一位控制字，查表读 ...