搜索结果

找到约 1,660 项符合 二进制计数 的查询结果

压缩解压 程序为一种二进制算术编码程序

程序为一种二进制算术编码程序,其概率模型为JBIG采用的编码模型,。
https://www.eeworm.com/dl/617/402573.html
下载: 82
查看: 1128

压缩解压 此程序是例程为基于二进制算术编码的解码程序

此程序是例程为基于二进制算术编码的解码程序,适用于概率模型为JBIG的编码模型。
https://www.eeworm.com/dl/617/402577.html
下载: 131
查看: 1040

单片机开发 proteus经典例子.内包含原理图和源码二进制文件.

proteus经典例子.内包含原理图和源码二进制文件.
https://www.eeworm.com/dl/648/402623.html
下载: 112
查看: 1044

VHDL/FPGA/Verilog VHDL的数字时钟程序 24小时计数显示; 具有校时功能(时

VHDL的数字时钟程序 24小时计数显示; 具有校时功能(时,分) ; 实现闹钟功能(定时,闹响);
https://www.eeworm.com/dl/663/402741.html
下载: 133
查看: 1064

单片机开发 HT1380串行实时时钟芯片具有接口简单、功耗低、工作电压范围宽、计时精确、功能全(可对分、秒、时、日、日期、月及带闰年补偿的年进行计数)、成本低等优点

HT1380串行实时时钟芯片具有接口简单、功耗低、工作电压范围宽、计时精确、功能全(可对分、秒、时、日、日期、月及带闰年补偿的年进行计数)、成本低等优点,因此在实际应用中被广泛采用,下面先简单介绍一下该芯片的情况,然后实际工作中采用的子程序供读者参考。 ...
https://www.eeworm.com/dl/648/402967.html
下载: 123
查看: 1059

VHDL/FPGA/Verilog 实现60进制的计数

实现60进制的计数,每60个脉冲上升沿进一次位。
https://www.eeworm.com/dl/663/403573.html
下载: 58
查看: 1037

通讯编程文档 ASK(二进制幅度键控)是一种最简单的数字信号的载波传输

ASK(二进制幅度键控)是一种最简单的数字信号的载波传输,本文通过对数字信号的2ASK调制,解调在不同信噪比的情况下误码率分析,得出不同信噪比下的误码率。 通过对2ASK的仿真更好的理解了数字调制系统的组成以及各模块的功能。 ...
https://www.eeworm.com/dl/646/403990.html
下载: 90
查看: 1160

汇编语言 当前支持 16-bit, 32-bit and 64-bit 的二进制文件

当前支持 16-bit, 32-bit and 64-bit 的二进制文件,甚至可以生成汇编更易懂源码. 在Windows下文件名请一律使用小写
https://www.eeworm.com/dl/644/404167.html
下载: 77
查看: 1067

Windows Mobile windows mobile上的XML序列化和二进制序列化。

windows mobile上的XML序列化和二进制序列化。
https://www.eeworm.com/dl/677/404237.html
下载: 199
查看: 1027

matlab例程 带有原二进制信号与BPSK调制后的信号图对比的BPSK仿真程序

带有原二进制信号与BPSK调制后的信号图对比的BPSK仿真程序
https://www.eeworm.com/dl/665/407482.html
下载: 67
查看: 1049