搜索：乘法器 - 虫虫下载站

数学计算  这是一个有关最小二乘的算法

这是一个有关最小二乘的算法

https://www.eeworm.com/dl/641/316493.html

下载: 136

查看: 1041

数学计算  基于最小二乘原理的曲线拟合程序-A program of curve fitting based on least squares algorithm.

基于最小二乘原理的曲线拟合程序-A program of curve fitting based on least squares algorithm.

https://www.eeworm.com/dl/641/317567.html

下载: 89

查看: 1046

数学计算  用Fortran语言实现的多种插值算法和最小二乘拟合算法

用Fortran语言实现的多种插值算法和最小二乘拟合算法，有源代码，有简要介绍。

https://www.eeworm.com/dl/641/317573.html

下载: 196

查看: 1090

数值算法/人工智能  使用动态规划解决数乘问题给定一个m位数字和乘号数量n,n<m,求怎样将乘号插入数中

使用动态规划解决数乘问题给定一个m位数字和乘号数量n,n<m,求怎样将乘号插入数中，使得积最大

https://www.eeworm.com/dl/518/317938.html

下载: 31

查看: 1036

汇编语言  1. 计算器实现的功能（1）整数的加、减、乘、除运算；（2）小数的加、减运算

1. 计算器实现的功能（1）整数的加、减、乘、除运算；（2）小数的加、减运算，包含小数加、减整数；（3）运算出错后报错，并重新开始。（4）LED显示输出 2. 运算状态下，报错的几种情况（按‘=’后重新开始）（1）应该输入数字时，按符号，即第一个输入的数字是符号；（2）两数之和大于四位数；（3）两数之差为负 ...

https://www.eeworm.com/dl/644/317946.html

下载: 35

查看: 1081

中间件编程  在算法级对用多进程实现移位加法器

在算法级对用多进程实现移位加法器，已经验证

https://www.eeworm.com/dl/682/318034.html

下载: 39

查看: 1033

VHDL/FPGA/Verilog 用VHDL语言实现的除法器

用VHDL语言实现的除法器，可以处理非整除运算。精度0.004

https://www.eeworm.com/dl/663/318304.html

下载: 69

查看: 1052

VHDL/FPGA/Verilog 用VHDL编的两位BCD加法器用VHDL编的两位BCD加法器

用VHDL编的两位BCD加法器用VHDL编的两位BCD加法器

https://www.eeworm.com/dl/663/319235.html

下载: 152

查看: 1053

VHDL/FPGA/Verilog VHDL的一些实例。有加法器。存储器之类的。基本模块

VHDL的一些实例。有加法器。存储器之类的。基本模块

https://www.eeworm.com/dl/663/319377.html

下载: 198

查看: 1014

VHDL/FPGA/Verilog 用VHADL和Verilog HDL实现带进位的8位加减法器。

用VHADL和Verilog HDL实现带进位的8位加减法器。

https://www.eeworm.com/dl/663/319495.html

下载: 81

查看: 1714

搜索结果

按分类筛选