搜索结果
找到约 1,406 项符合
乘法器 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (112)
- 学术论文 (38)
- 技术资料 (26)
- 其他 (22)
- 模拟电子 (7)
- 单片机编程 (7)
- 书籍源码 (7)
- 教程资料 (6)
- 其他书籍 (6)
- 可编程逻辑 (5)
- 单片机开发 (4)
- 系统设计方案 (4)
- 数学计算 (4)
- 技术书籍 (3)
- 电子书籍 (3)
- 文章/文档 (3)
- 软件设计/软件工程 (3)
- 其他嵌入式/单片机内容 (3)
- 数据结构 (3)
- 嵌入式/单片机编程 (3)
- VHDL/Verilog/EDA源码 (3)
- 行业应用文档 (2)
- 电源技术 (2)
- 数值算法/人工智能 (2)
- 并行计算 (2)
- 通讯/手机编程 (2)
- 加密解密 (2)
- VIP专区 (2)
- 技术教程 (1)
- 测试测量 (1)
- 驱动编程 (1)
- 编译器/解释器 (1)
- GPS编程 (1)
- 人物传记/成功经验 (1)
- 电子政务应用 (1)
- 技术管理 (1)
- 中间件编程 (1)
- 文件格式 (1)
- Linux/Unix编程 (1)
- matlab例程 (1)
- 微处理器开发 (1)
- DSP编程 (1)
- 操作系统开发 (1)
- 汇编语言 (1)
- 通讯编程文档 (1)
- 其他文档 (1)
- 资料/手册 (1)
- 电子大赛 (1)
其他 常用数值计算方法(包括最小二乘、龙格—库塔算法、列主元高斯消去法等有效的、常用的数值计算方法)
常用数值计算方法(包括最小二乘、龙格—库塔算法、列主元高斯消去法等有效的、常用的数值计算方法)
数值算法/人工智能 可能很多人都曾经想过要实现一些比较大的数的阶乘
可能很多人都曾经想过要实现一些比较大的数的阶乘，但是C++中提供的标准数据类型其存储空间太小，根本无法实现。我们可以通过其他方法来实现
VHDL/FPGA/Verilog 加法器核
加法器核，带进位位的，xilinx公司的核，能用
VHDL/FPGA/Verilog verilog shi 实现的加法器（8位）适用于初学asic
verilog shi 实现的加法器（8位）适用于初学asic
数学计算 最小二乘递推算法RLS
最小二乘递推算法RLS，利用递推最小二乘法计算Volterra级数的核
数学计算 基于矩阵QR分解的最小二乘拟合MATLAB源程序
基于矩阵QR分解的最小二乘拟合MATLAB源程序
VHDL/FPGA/Verilog N位加法器源代码
N位加法器源代码，通用的，通过xilinx验证，希望对大家有用。
matlab例程 偏最小二乘回归建模分析程序
偏最小二乘回归建模分析程序，在matlab里面运行，是较新的一种统计分析方法，较以往的分析方法相比有很多优点
数值算法/人工智能 算式计算 1、摘要：使用堆栈计算由加、减、乘、除、括号组成的表达式。 2、参考资料： IBM-PC汇编语言程序设计（第二版）
算式计算
1、摘要：使用堆栈计算由加、减、乘、除、括号组成的表达式。
2、参考资料：
IBM-PC汇编语言程序设计（第二版）
VHDL/FPGA/Verilog 相应加法器的测试向量（test bench)
相应加法器的测试向量（test bench)