搜索：乘法器设计 - 虫虫下载站

VHDL/FPGA/Verilog 除法器的设计本文所采用的除法原理是：对于八位无符号被除数A

除法器的设计本文所采用的除法原理是：对于八位无符号被除数A，先对A转换成高八位是0低八位是A的数C，在时钟脉冲的每个上升沿C 向左移动一位，最后一位补零，同时判断C的高八位是否大于除数B，如是则C的高八位减去B，同时进行移位操作，将C的第二位置1。否则，继续移位操作。经过八个周期后，所得到的C的高八位为余数，第八 ...

https://www.eeworm.com/dl/663/467491.html

下载: 95

查看: 1125

其他  系统辨识的最小二乘递推算法、辅助变量法、增广最小二乘法及偏差补偿法的matlab程序设计实例。

系统辨识的最小二乘递推算法、辅助变量法、增广最小二乘法及偏差补偿法的matlab程序设计实例。

https://www.eeworm.com/dl/534/469515.html

下载: 151

查看: 1983

其他  动态规划:矩阵连乘问题的模拟程序参考清华王晓东的<算法设计与分析>

动态规划:矩阵连乘问题的模拟程序参考清华王晓东的<算法设计与分析>

https://www.eeworm.com/dl/534/472939.html

下载: 141

查看: 1081

汇编语言  本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.

本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.

https://www.eeworm.com/dl/644/482306.html

下载: 127

查看: 1811

VHDL/FPGA/Verilog 上传文件为：常用加法器verilog设计.rar

上传文件为：常用加法器verilog设计.rar

https://www.eeworm.com/dl/663/492087.html

下载: 131

查看: 1091

应用设计  verilog设计加法器

用verilog设计加法器，经modelsim仿真测试没问题。有问题请反馈。

https://www.eeworm.com/dl/514225.html

下载: 3

查看: 59

应用设计  Verilog设计的加法器

用verilog设计的加法器，经过modelsim工具验证无问题。有问题请反馈。

https://www.eeworm.com/dl/514235.html

下载: 1

查看: 61

技术资料  基于51单片机的8乘8LED点阵显示屏的设计

基于51单片机的8乘8LED点阵显示屏的设计这是一份非常不错的资料，欢迎下载，希望对您有帮助！

https://www.eeworm.com/dl/830568.html

下载: 6

查看: 2901

技术资料  基于Altera的FPGA设计的硬件除法器

基于Altera的FPGA设计的硬件除法器，适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈

https://www.eeworm.com/dl/834256.html

下载: 7

查看: 5434

学术论文  地面数字电视广播系统中SRRC滤波器及FFT处理器的设计与FPGA实现.rar

随着人们对数字电视和数字视频信息的需求越来越大，数字电视广播在中国迅速的发展起来。近几年，数字电视传输系统技术逐渐成熟，数字电视地面广播（DTTB）传输标准也于2006年8月30号正式出台。此标准技术是由我国多家单位联合研究的，具有自主知识产权的数字地面电视传输标准。DTTB系统标准的研究与仿真，具有巨大的实用价 ...

https://www.eeworm.com/dl/514/9208.html

下载: 52

查看: 1103

搜索结果

按分类筛选