搜索结果
找到约 46,311 项符合
乘法器设计 的查询结果
按分类筛选
数学计算 高效的乘法函数,不用调用系统乘法器,对没有乘法器的系统来说非常有用.
高效的乘法函数,不用调用系统乘法器,对没有乘法器的系统来说非常有用.
VHDL/FPGA/Verilog 组合电路的设计8位加法器设计(ADD8.vhd)
组合电路的设计8位加法器设计(ADD8.vhd)
数学计算 xilinx里的乘法器ip核程序
xilinx里的乘法器ip核程序，booth乘法
wallace tree算法 4-2压缩编码 超前进位加法
VHDL/FPGA/Verilog 64位乘法器源码verilog,经过验证测试
64位乘法器源码verilog,经过验证测试
嵌入式/单片机编程 32位元2進位SIGNED乘法器32位元SIGNED乘法器
32位元2進位SIGNED乘法器32位元SIGNED乘法器
数学计算 这是我用verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.
这是我用verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.
VHDL/FPGA/Verilog cpld/fpga常用加法器设计的verilog程序
cpld/fpga常用加法器设计的verilog程序
VHDL/FPGA/Verilog 用VHDL写的4*4乘法器
用VHDL写的4*4乘法器，学习VHDL语言的可以
VHDL/FPGA/Verilog 精通verilog HDL语言编程源码之1--常用加法器设计
精通verilog HDL语言编程源码之1--常用加法器设计
VHDL/FPGA/Verilog 精通verilog HDL语言编程源码之4--常用除法器设计
精通verilog HDL语言编程源码之4--常用除法器设计