搜索结果
找到约 16,019 项符合
三分频 的查询结果
按分类筛选
ALTERA FPGA开发软件 Topweaver 1.10
Topweaver 一个很好用的ＨＤＬ设计工具，能够自动将子模块聚合成一个顶层文件，DLL/PLL资源为我们提供了很好的频率合成方法。但是一些时候人们依然通过编写HDL代码来实现时钟的分频，以实现特殊的分频系数，可调节的占空比和其它DLL/PLL不容易实现的功能。 ...
资料/手册 74LS90.pdf
英文描述： DECADE COUNTER; DIVIDE-BY-TWELVE COUNTER; 4-BIT BINARY COUNTER
中文描述： 十年计数器;分频12项反，4位二进制计数器
VHDL/Verilog/EDA源码 秒脉冲
verilog硬件描述语言，发出一秒分频。理解的人可自己编译一下，改自己需要的频率。
单片机相关 PIC单片机定时器初值计算器
PIC单片机定时器初值计算器,通过选择分频值,定时时间,自动计算出定时器初值
教程资料 FPGA进行脉冲控制的多个源代码实例
pulse_sequence.vhd 并行脉冲控制器\r\nlight.vhd.vhd 交通脉冲控制器\r\ndivision1.vhd 电压脉冲控制器中的分频\r\nad.vhd 电压脉冲控制器中的A/D控制\r\ncode.vhd 电压脉冲控制器中的脉冲运算模块\r\nvoltage2.bdf 电压脉冲控制系统
教程资料 基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码
基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码，其功能主要有：时间设置，时间显示，跑表，分频，日期设置，日期显示等
教程资料 fpga cpld 常见模块设计
fpga cpld 常见模块设计，包括基于fpga 的全数字锁向环，基于fpga cpld 的半整数分频器的设计等，很有用
模拟电子 数字电路设计中部分常见问题解析
借助一个双向计时器的设计电路，以举例的形式对数字电路设计中3个方面的常见问题进行了较为详尽地分析，并提出了一些见解，即针对控制设计方面在分析了其实质要求的基础上提出解决问题的关键是选取合适的输入控制信号和正确列出真值表或状态表，针对时序方面通过比较同步和异步的特点并指出可采用同步的“分频” ...
电源技术 矿区供电
淮南煤矿区地跨淮河两岸，辖有大通、田家庵、谢家集、八公山、潘集5个行政区，人口106．30万，是国家大型煤炭生产基地之一。淮南供电始于民国19年（1930年）4月，当时仅有1台7．5千瓦直流发电机发电，供九龙岗矿场地面照明。民国25年，九龙岗东西两矿，有1路1．70公里的2．3千伏送电线相联，各装1台10千伏安变压器。民国27 ...
单片机编程 80C51特殊功能寄存器地址表
/*--------- 8051内核特殊功能寄存器 -------------*/
sfr ACC = 0xE0;             //累加器
sfr B = 0xF0;  //B 寄存器
sfr PSW    = 0xD0;    &nb ...