搜索结果
找到约 26,245 项符合
三分频电路 的查询结果
VHDL/FPGA/Verilog 0到255任意整数半整数分频Verilog HDL.rar
0到255任意整数半整数分频Verilog HDL.rar
VHDL/FPGA/Verilog 数控分频的一个工程---包括vhdl源程序和编译后产生的相关文件
数控分频的一个工程---包括vhdl源程序和编译后产生的相关文件
VHDL/FPGA/Verilog 实现任意小数分频的VHDL源代码
实现任意小数分频的VHDL源代码，方便，快捷，提供丰富的资料可供参考，希望大家喜欢
VHDL/FPGA/Verilog 数控分频器的设计数控分频器的功能就是当在输入端给定不同输入数据时
数控分频器的设计数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，数控分频器就是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接即可。 ...
单片机开发 CC1100射频电路的线路板和已经调通的源码
CC1100射频电路的线路板和已经调通的源码
VHDL/FPGA/Verilog 应用VHDL语言将高稳晶振分频得到1pps
应用VHDL语言将高稳晶振分频得到1pps，使用GPS的1pps信号作为触发
VHDL/FPGA/Verilog 偶数分频
偶数分频，包括验证程序，verilog实现，可综合
文章/文档 RF无线射频电路设计中的常见问题及设计原则
RF无线射频电路设计中的常见问题及设计原则
文章/文档 RF无线射频电路设计中的常见问题及设计原则
RF无线射频电路设计中的常见问题及设计原则
汇编语言 片机电子钟的计时脉冲基准是由外部晶振的频率经过12分频后提供
片机电子钟的计时脉冲基准是由外部晶振的频率经过12分频后提供，采用内部的定时/计数器来实现计时功能。所以，外接晶振频率精确度直接影响电子钟计时的准确性。