搜索结果
找到约 317,548 项符合
【┃总代2⒏7⒏01705[Ｑ]】】恒达安卓干什么的 的查询结果
Windows CE Wince下一款静态字符显示控件源码
Wince下一款静态字符显示控件源码，可提供不同颜色的显示颜色及背景颜色等，该升级包主要改变了1、字符输出方式，使速度更快2、修正了不同字体和尺寸下字符显示的位置3、通过计算将原显示调整为居中排列。
SQL Server 本程序运用access数据库
本程序运用access数据库，如要用sqlserver2000,需还原back下的数据库,数据库名为“图书馆管理系统“
并在服务器端重建连接
1先运行接口程序scktsrvr.exe,用本程序提供广域网的连接
2运行server.exe
3最后运行客户端和管理的应用程序
数学计算 1．产生白噪声程序 编程产生一组正态分布的白噪声信号,它的均值和方差以及长度可随意调整。将产生的白噪声信号存入数据文件。 本程序算法用C++语言编写。首先用乘同余法产生均匀分布白噪声
1．产生白噪声程序
编程产生一组正态分布的白噪声信号,它的均值和方差以及长度可随意调整。将产生的白噪声信号存入数据文件。
本程序算法用C++语言编写。首先用乘同余法产生均匀分布白噪声，再用变换抽样法转换为高斯分布白噪声。算法及程序实现叙述如下。
1) 设定x初值为11,A＝179，长度WNlength,均值Average,方差Serror为 ...
VHDL/FPGA/Verilog 设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟
设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校准时间，每逢整点，产生报时音报时。
实验平台：
1. 一台PC机；
2. MAX+PLUSII10.1。
Verilog HDL语言实现,还有完整的实验报告 ...
Delphi控件源码 用于无约束优化的鲍威尔优化方法
用于无约束优化的鲍威尔优化方法，
程序中参数解释如下：//P:存放设计变量
//XI：存放两个线性无关的向量
//N：含有N各元素的一维实型数组，用于存储设计变量
//NP:整形变量，用于存储P与xi的维数
//FTOL：迭代精度
//FRET：输出参数，存放目标函数在找到的近似极小值点处的值
//ITER:迭代次数 ...
VHDL/FPGA/Verilog Xilinx is disclosing this Specification ? 第 1 章“EMIF 概述”
Xilinx is disclosing this Specification
? 第 1 章“EMIF 概述”，概述 Texas Instruments EMIF。
? 第 2 章“Virtex-II 系列或 Spartan-3 FPGA 到 EMIF 的设计”描述将 TI TMSC6000
EMIF 连接到 Virtex?-II 系列或 Spartan?-3 FPGA 的实现。
? 第 3 章“Virtex-4 FPGA 到 EMIF 的设计” 描述将 TI TMS320C64x EMIF 连接 ...
Linux/Unix编程 3D仿真足球赛
3D仿真足球赛，每队7人，一旦操作员控制比赛开始，场上的模拟球员就会根据实际情况进行比赛。
汇编语言 利用 SPCE061A 单片机、模拟交通灯控制模组建立十字路口交通控制模型
利用 SPCE061A 单片机、模拟交通灯控制模组建立十字路口交通控制模型，要求系统具有下述功能：
1. 十字路口的四个路口都有双色LED（发红、绿光，叠加为黄色光）显示各路口的各条通道状态。
2. 每个路口有两位数码管显示当前红灯的倒计时。
3. 可利用按键或其它的方式模拟对车流量进行计数。
4．有四种工作状态：正常工作状 ...