找到约 10,000 条结果
www.eeworm.com
XILINX的时序约束教程，详细的介绍了各种时序关系和约束
2015-10-13 00:53:02
下载 120
查看 1,087
www.eeworm.com
Altera官方Timequest时序约束教程，很全，很详细。。。
2023-03-04 18:20:02
下载 7
查看 9,238
www.eeworm.com
2022-06-13 18:30:01
下载 15
查看 1,006
www.eeworm.com
本文主要介绍如何在Vivado设计套件中进行时序约束，原文出自Xilinx中文社区。
2018-07-13 14:32:25
下载 1
查看 307
www.eeworm.com
本文主要介绍如何在Wado设计套件中进行时序约束，原文出自 xilinx中文社区。
2022-03-26 15:30:01
下载 1
查看 7,233
www.eeworm.com
提出考虑资源约束的产品开发过程仿真模型。该模型考虑产品开发过程中的返工迭代以及资源约束，根据任务信息控制能力确定
任务资源分配的优先级，相对于Cooper 提出的资源分配方式具有更高的效率。仿真
2023-12-26 04:50:01
下载 4
查看 1,255
www.eeworm.com
约束管理器分册,ALLEGRO教程,以中兴公司为例子
2016-10-03 00:22:01
下载 30
查看 1,092
www.eeworm.com
fpga时序约束.rar
2013-09-04 15:00:02
下载 85
查看 1,101
www.eeworm.com
约束最优化，我想换点MATLAB应用程序，
2015-05-07 00:16:02
下载 77
查看 1,042
www.eeworm.com
时钟约束实验，在xilinx公司的spartan 3E板上通过控制按钮开关来实现对LED的控制
2013-12-23 02:22:07
下载 28
查看 1,034
www.eeworm.com
Synopsys' widely-used design constraints format, known as SDC, describes the "design intent" and surrounding constraints for synthesis, clocking, timing, power, test and environmental and operating co
2018-07-13 14:35:29
查看 108
www.eeworm.com
该文档为Vivado时序约束介绍，是一份不错的参考文档，可以看一看。
2022-12-14 13:40:02
下载 7
查看 2,569
www.eeworm.com
华为Verilog约束，很好的资料，欢迎下载
2023-01-18 14:10:02
下载 1
查看 4,801
www.eeworm.com
fpga时序约束.rar
2015-01-21 00:48:01
下载 106
查看 1,058
www.eeworm.com
综合命令,约束语句
2015-02-27 00:24:02
下载 80
查看 1,040
www.eeworm.com
约束最优化2，我想换点MATLAB应用程序，
2013-11-28 05:22:04
下载 86
查看 1,040
www.eeworm.com
时序路径
时序路径由设计中instance之间的连接决定。在数字设计中，时序路径由一对时序元作sequential elements）形成，这对时序元件由一个或二个不同的时钟控制。
普通时序路径
在任何设计中最普通的时序路径有以下4种：
1输入端口到内部时序单元路径
2从时序单元到时序单元之间的内部路径3从内部时序单元到输出端口之间
2022-06-16 07:30:04
下载 4
查看 5,014
www.eeworm.com
FPGA时序约束培训，非常有价值的资料，FPGA的爱好者和开发者可以参考下
2022-10-18 06:20:02
下载 3
查看 3,325
www.eeworm.com
PCB仿真经典资料！很实用！本资料是中兴内部的仿真培训资料！
2024-03-06 11:50:01
下载 6
查看 9,100
www.eeworm.com
英文原版的ISE约束手册，开发xilinx必备手册。
2024-05-05 11:00:01
下载 1
查看 701