找到约 2,168 条结果
www.eeworm.com
根据DDR2-SDRAM的特点，选择合适的内存调度方案，采用Verilog HDL语言设计实现了该高速实时数据采集系统，并对系统功能进行验证与分析，结果表明本设计完全能够满足系统的性能指标。
2013-06-24 06:50:02
下载 59
查看 1,157
www.eeworm.com
的寄存器传输级设计和SystemC的可综合语言子集，以及根据作者设计经历归结的RTL设计准则和经验；接口、端口和通道等SystemC行为建模实例——片上总线系统；SystemC与VHDL/Verilog HDL
2014-11-29 12:06:02
下载 45
查看 1,363
www.eeworm.com
FPGA技巧Xilinx.pdf
HuaWei Verilog 约束.rar
Synplify工具使用指南(华为文档)[1].rar.rar
Verilog HDL
2021-11-05 15:00:01
下载 11
查看 3,223
www.eeworm.com
SystemVerilog 语言简介
SystemVerilog是一种硬件描述和验证语言（HDVL），它基于IEEE 1364-2001Verilog硬件描述语言（HDL），并对其进行了扩展
2022-07-01 01:50:02
下载 3
查看 4,009
www.eeworm.com
根据DDR2-SDRAM的特点，选择合适的内存调度方案，采用Verilog HDL语言设计实现了该高速实时数据采集系统，并对系统功能进行验证与分析，结果表明本设计完全能够满足系统的性能指标。
2023-06-26 23:10:03
下载 3
查看 1,931
www.eeworm.com
根据DDR2-SDRAM的特点，选择合适的内存调度方案，采用Verilog HDL语言设计实现了该高速实时数据采集系统，并对系统功能进行验证与分析，结果表明本设计完全能够满足系统的性能指标。
2024-04-05 09:50:01
下载 5
查看 8,107
www.eeworm.com
信道编码方案进行了详细的阐述,这是本人制定信道内码解码方案的基础.然后,在对内码解码所有模块进行C语言和MATLAB算法仿真的基础上,完成了内码解码总模块的FPGA设计,系统所有的硬件电路设计都采用了Verilog HDL
2024-05-09 22:50:01
下载 1
查看 9,413
www.eeworm.com
接着采用自顶向下的IC设计方法，通过Verilog HDL语言编程设计了I2C的主、从IP固核。
2024-05-28 01:00:03
下载 6
查看 9,773
www.eeworm.com
The entire circuit is designed to be completed by flexible Verilog HDL language，and
verified by Cadence
2024-10-03 08:50:02
下载 5
查看 8,299
www.eeworm.com
POE也被称为基于局域网的供电系统（POL，Power overLAN）或有源以太网（Active Ethernet），有时也被简称为以太网供电，这是利用现存标准以太网传输电缆的同时传送数据和电功率的最新标准规范
2022-06-25 12:10:01
下载 8
查看 7,785
www.eeworm.com
采用有源滤波（Active Power filter， APF）技术抑制谐波已成为当今一种趋势。
2023-06-29 06:50:03
下载 6
查看 8,502
www.eeworm.com
sensor detects the magnitude of the magnetic field vector,and the output signal is processed by an active
2023-09-14 21:40:01
下载 3
查看 1,569
www.eeworm.com
/>一款用于对 WLAN 通信系统的物理层进行仿真、分析和测试的新产品
代码生成Embedded Coder
编译器指令生成，将信号维度作为 #define 进行实施
HDL
2016-07-26 09:43:22
下载 136
www.eeworm.com
并在ISE软件平台上，用硬件描述语言(verilog HDL)对算法部分严格按照FPGA代码风格进行了RTL 硬件建模，并对C++算法进行了优化处理，通过仿真与软件算法结果进行比对，评估误差，最后在VirtexII
2013-07-13 23:20:01
下载 147
查看 1,243
www.eeworm.com
并在ISE软件平台上，用硬件描述语言(verilog HDL)对算法部分严格按照FPGA代码风格进行了RTL 硬件建模，并对C++算法进行了优化处理，通过仿真与软件算法结果进行比对，评估误差，最后在VirtexII
2023-06-27 10:40:11
下载 10
查看 8,602
www.eeworm.com
在本课题中我所完成的工作如下： 1、查阅相关文献，熟悉CAVLC及CABAC算法，对其中的k阶指数哥伦布码形式、归一化模块、model_number取值、非零系数幅值编码原理等理论进行了分析与研究； 2、采用Verilog HDL
2023-10-04 09:30:01
下载 8
查看 3,816
www.eeworm.com
在本课题中我所完成的工作如下： 1、查阅相关文献，熟悉CAVLC及CABAC算法，对其中的k阶指数哥伦布码形式、归一化模块、model_number取值、非零系数幅值编码原理等理论进行了分析与研究； 2、采用Verilog HDL
2024-03-16 06:10:01
下载 1
查看 4,760
www.eeworm.com
首先用Matlab对整个16QAM系统进行了软件仿真；然后用硬件描述语言Verilog HDL在QuartusⅡ环境下完成了系统关键算法的编写、行为仿真和综合，最后详细阐述了异步串口(UART)的FPGA
2013-04-24 16:38:23
下载 153
查看 1,172
www.eeworm.com
pipeline)工作方式,并将双端口RAM、只读ROM全部内置在FPGA芯片内部,使整个系统的数据交换和处理速度得以很大提高,实际合理地解决了资源和速度之间相互制约的问题.本设计采用Verilog HDL
2013-06-20 03:40:01
下载 31
查看 1,103
www.eeworm.com
最后在Xilinx公司的ISE6.2开发环境下，使用硬件描述语言Verilog HDL对CCK调制和解调系统在FPGA中进行了设计，然后将整个系统在ModelSim中进行了功能仿真。
2013-06-02 01:50:01
下载 25
查看 1,120