找到约 5,556 条结果
www.eeworm.com
这是一段pll verilog代码，是本人转载！
2014-01-15 05:35:01
下载 150
查看 1,100
www.eeworm.com
6 bit dadda tree reduction code -- verilog
2013-11-29 15:16:08
下载 125
查看 1,053
www.eeworm.com
用verilog编写的抢答器，当主持人宣布“开始比赛”，系统初始化，选手进入“抢答状态”。当某一选手首先按下抢答开关时，相应的指示灯亮，此时抢答器不再接受其他输入信号。
2014-01-16 08:47:01
下载 123
查看 1,108
www.eeworm.com
verilog的简要教程
基本逻辑门，例如a n d、o r和n a n d等都内置在语言中。
• 用户定义原语（ U D P）创建的灵活性。
2017-05-05 00:26:02
下载 76
查看 1,325
www.eeworm.com
Verilog block SPI for Burst R/W Operation
2017-05-06 10:08:01
下载 139
查看 1,149
www.eeworm.com
Verilog notes - Part 1 from IIT M
2014-01-06 19:14:11
下载 163
查看 1,079
www.eeworm.com
Verilog notes - Part 2 from IIT M
2014-09-08 08:30:02
下载 143
查看 1,077
www.eeworm.com
Verilog notes - Part 3 from IIT M
2013-12-22 09:07:06
下载 78
查看 1,100
www.eeworm.com
Verilog notes - Part 4 from IIT M
2017-05-06 10:26:02
下载 83
查看 1,115
www.eeworm.com
Verilog notes - Part 33 from IIT M
2013-12-23 02:17:09
下载 43
查看 1,068
www.eeworm.com
用verilog HDL写的VGA驱动，在FPGA上实测可用（实际上是别人的劳动成果，呵呵）。
2014-01-15 05:56:01
下载 197
查看 1,062
www.eeworm.com
Verilog 下 16位除法算法程序，高精度，固定17个时钟周期
2013-11-26 15:57:13
下载 111
查看 1,054
www.eeworm.com
this contains the impementation of 5 stage superscalar piepline in verilog
2017-06-20 10:28:02
下载 81
查看 1,052
www.eeworm.com
verilog HDLverilog HDLverilog HDLverilog HDLverilog HDLverilog HDL
2014-01-04 07:26:11
下载 107
查看 1,046
www.eeworm.com
verilog hdlverilog hdlverilog hdlverilog hdlverilog hdlverilog hdl
2017-06-24 00:55:01
下载 189
查看 1,042
www.eeworm.com
verilog 写的 “梁祝”乐曲演奏电路
2017-07-01 10:28:02
下载 95
查看 1,180
www.eeworm.com
I2c总线 verilog实现，可用于quartus设计
2013-12-10 18:35:08
下载 83
查看 1,094
www.eeworm.com
用Verilog HDL编写的秒表设计，可以实现百分之一秒，十分之一秒，秒，十秒等功能。
2017-07-09 20:31:02
下载 106
查看 1,074
www.eeworm.com
This document is about how to use verilog in ADS.
2014-01-03 07:29:02
下载 155
查看 1,132
www.eeworm.com
用verilog HDL 写的时钟程序，在DE2上实现了。
2017-07-11 00:57:02
下载 50
查看 1,201