找到约 2,470 条结果
www.eeworm.com

高达16位加法器的实现

高达16位加法器的实现,工作环境在ISE,modesim,该例程较为详细!
2014-06-19 15:59:15 下载 160 查看 1,097
www.eeworm.com

可编程器件

可编程器件大厂Xilinx提供的高速多状态编码8b_10b编码器,可直接使用在Xilinx公司器件的设计上
2024-09-30 01:00:02 下载 8 查看 5,031
www.eeworm.com

中学物理教学法作业习题

绪  论
1.中学物理教学法的性质是什么
中学物理教学法是一门由物理学、教育学、心理学、哲学和现代科学技术有机结合的
综合学科。
2.中学物理教学法的研究对象是什么
2023-12-16 10:10:01 下载 10 查看 6,906
www.eeworm.com

正则表达式的一个小例子

正则表达式的一个小例子,利用正则表达式判断文件中的字符是什么类型的。
2013-12-29 20:02:01 下载 110 查看 1,105
www.eeworm.com

采用这种双向端口的设计方法,选用Xilinx的Spartan2E芯片 设

采用这种双向端口的设计方法,选用Xilinx的Spartan2E芯片 设计一个多通道图像信号处理系统。
2014-01-23 03:28:01 下载 173 查看 1,121
www.eeworm.com

基于FPGA的usb程序

\r\n开发环境为ISE或者MAXPLUS2。
2013-09-03 13:00:01 下载 111 查看 1,108
www.eeworm.com

七段阴极数码管的FPGA控制程序

七段阴极数码管的FPGA控制程序,开发平台为ISE或者quartus
2016-11-28 00:41:01 下载 39 查看 1,077
www.eeworm.com

verilogHDL编写的并串转换模块

verilogHDL编写的并串转换模块,在ISE软件中仿真过,可综合,绝对是正确的
2014-01-07 21:23:11 下载 96 查看 1,069
www.eeworm.com

verilogHDL编写的并串转换模块

verilogHDL编写的并串转换模块,在ISE软件中仿真过,可综合,绝对是正确的
2014-01-22 16:03:01 下载 193 查看 1,128
www.eeworm.com

protelxilinx.zip

Protel原理图需要的Xilinx元件库
2013-07-07 01:00:01 下载 51 查看 1,135
www.eeworm.com

信号纠错---CRC校验参考设计

使用Xilinx公司器件
2013-08-24 07:30:02 下载 76 查看 1,074
www.eeworm.com

zc7020 开发板 设计文档

xilinx zc7020 开发板  设计文档
2017-08-24 05:32:31 下载 2 查看 47
www.eeworm.com

protelxilinx.zip

Protel原理图需要的Xilinx元件库
2023-12-08 10:50:01 下载 11 查看 3,886
www.eeworm.com

ispLEVER Classic0

在为所有 Xilinx® Virtex®-6 和 Spartan®-6 FPGA 产品系列提供全面生产支持的同时,ISE 12 版本作为业界唯一一款领域专用设计套件,不断发展和演进
2013-07-26 01:20:02 下载 35 查看 1,225
www.eeworm.com

ispLEVER Classic0

在为所有 Xilinx® Virtex®-6 和 Spartan®-6 FPGA 产品系列提供全面生产支持的同时,ISE 12 版本作为业界唯一一款领域专用设计套件,不断发展和演进
2023-06-06 17:20:03 下载 9 查看 9,266
www.eeworm.com

ISPLEVER CLASSIC0

在为所有 Xilinx® Virtex®-6 和 Spartan®-6 FPGA 产品系列提供全面生产支持的同时,ISE 12 版本作为业界唯一一款领域专用设计套件,不断发展和演进
2014-03-30 12:22:13 下载 119 查看 15,981
www.eeworm.com

日立SH-2 CPU核的VERLOG源码

日立SH-2 CPU核的VERLOG源码,可在ISE6上综合,有说明文档
2015-03-17 20:04:01 下载 33 查看 1,176
www.eeworm.com

四进制计数器模块

四进制计数器模块,使用VHDL语言编写,在ISE8.1中经过测试的模型
2014-11-28 12:17:01 下载 101 查看 1,078
www.eeworm.com

四位全家器的VHDL语言模块

四位全家器的VHDL语言模块,已经在ISE8.1上经过测试通过
2015-06-21 20:40:01 下载 49 查看 1,063
www.eeworm.com

用verilog编写的fir滤波器程序

用verilog编写的fir滤波器程序,开发环境可以用ise quartus或active hdl等
2015-08-21 20:29:02 下载 86 查看 1,098
‹ 上一页 1 ... 60 61 62 63 64 65 66 67 68 69 70 ... 124 下一页 ›