找到约 2,974 条结果
www.eeworm.com
Verilog HDL程序设计教程,以可综合的设计为重点
Verilog HDL程序设计教程,以可综合的设计为重点，同时对仿真和模拟也作了深入阐述。全面介绍了verilog HdL 词法，语法。
www.eeworm.com
This simple example allows you to get familiar with Active-HDL s Memory Viewer.
This simple example allows you to get familiar with Active-HDL s Memory Viewer.
www.eeworm.com
高清电子书-基于Verilog+HDL的通信系统设计
-1.png" alt="高清电子书-基于Verilog+HDL的通信系统设计" title="高清电子书-基于Verilog+HDL的通信系统设计">
2022-02-16 14:30:01
下载 11
查看 9,796
2022-02-16 14:30:01
下载 11
查看 9,796
www.eeworm.com
基于FPGA的反应时间测试机verilog HDL实验
基于FPGA的反应时间测试机verilog HDL实验，适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈
www.eeworm.com
王金明：《Verilog HDL 程序设计教程》及配套源码.rar
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->王金明：《Verilog HDL 程序设计教程》及配套源码.rar
www.eeworm.com
CRC校验串行实现方法,verilog源码,利用反馈线性移位寄存器的方法,实现简单,适用于串行通信协议中的CRC校验.
CRC校验串行实现方法,verilog源码,利用反馈线性移位寄存器的方法,实现简单,适用于串行通信协议中的CRC校验.
www.eeworm.com
个人整理的CRC的一些简单基本资料,里面还附带CRC的算法实现(C语言),对新手来说,是一份不错的资料
个人整理的CRC的一些简单基本资料,里面还附带CRC的算法实现(C语言),对新手来说,是一份不错的资料