找到约 1,164 条结果
www.eeworm.com
2．成功用硬件描述语言在Xilinx公司软件ISE的环境下编写代码，在Synplify和Modelsim上做了综合和仿真。 3．对实验结果进行精度和速度分析。
2023-06-26 16:30:50
下载 6
查看 7,348
www.eeworm.com
利用Quartus Ⅱ和Modelsim等硬件设计工具对以上部分进行FPGA设计，在资源优化的前提下实现了准确的功能和时序仿真结果。
2023-06-26 18:40:15
下载 1
查看 6,885
www.eeworm.com
核生成工具Core Generator生成FIFO来缓存压缩/解压缩单元的输入输出数据，光纤线路码采用CIMT码，设计了编解码模块，解码过程中，利用数字锁相环来实现发射与接收的帧同步，在ISE8.2和Modelsim
2023-06-27 00:40:02
下载 9
查看 6,339
www.eeworm.com
最后，在ModelSim中对各个模块进行了布线后仿真和验证。 在实验室条件下，通过严格的仿真验证后，其结果证明了本文设计的模块达到了IEC61375-1标准的要求。
2023-09-26 03:30:02
下载 9
查看 2,665
www.eeworm.com
本文重点设计了编码模块、中断逻辑、通信存储控制器以及地址逻辑模块，并使用ISE集成开发环境和Synplify Pro综合工具对这些模块进行了设计综合，最后在ModelSim仿真平台上仿真验证了这些模块。
2023-09-26 06:20:02
下载 3
查看 6,726
www.eeworm.com
利用ISE9. 2i和Modelsim6.Oc软件平台对程序进行设计、综合和仿真，并将仿真结果和MATLAB软件计算结果相对比。结果表明，采用16位数据总线可达到理想的精度。
2023-09-26 20:20:02
下载 10
查看 9,957
www.eeworm.com
本论文中所有的仿真都是在ISE6.2中编写测试文件，调用ModelSim SE6.0实现仿真。在实现各子系统仿真测试基础之上，使用XST进行系统综合，成功地得到了FH-OFDM混合调制仿真波形。
2023-09-27 04:50:01
下载 8
查看 5,958
www.eeworm.com
采用Protel DXP完成了系统的原理图和PCB设计，利用Quartus、Modelsim和Synplify软件设计、仿真并实现了各逻辑模块。
2023-09-28 11:10:01
下载 1
查看 2,582
www.eeworm.com
用ModelSim 对I/O通道和接入机制的硬件设计进行功能仿真，并在FPGA平台上进行整体验证。
2023-09-30 09:30:01
下载 6
查看 5,915
www.eeworm.com
设计选用硬件描述语言VerilogHDL和VHDL，在开发工具Xilinx ISE7.1中完成整个系统的设计、综合、布局布线，利用Modelsim进行功能及时序仿真，使用DriverWorks为SCI串行通信接口编写
2023-09-30 14:00:01
下载 7
查看 8,696
www.eeworm.com
首先阐述了系统的总体设计方案和设计参数,接着分为物理层和链路层详细阐述了各个模块的设计与仿真,包括matlab仿真和modelsim仿真,文中给出了大量的仿真结果图。
2023-10-01 05:40:01
下载 10
查看 407
www.eeworm.com
4.本文中设计了一个仿真平台，采用Modelsim仿真器对设计进行了功能仿真，结果完全正确。
2023-10-02 06:20:01
下载 1
查看 6,057
www.eeworm.com
利用ISE8.2、Synplifv Pro8.1和Modelsim6.1软件平台对各模块进行设计、仿真、实现。最后对设计的程序进行下载和在线调试。
2023-10-02 16:00:01
下载 3
查看 8,761
www.eeworm.com
在此基础上，本文使用硬件描述语言Veillog HDL，在QuartusⅡ和ModelSim软件平台上实现各功能模块，并通过模块级和系统级功能仿真以及时序仿真验证，最终在现场可编程门阵列(Field Programmable
2023-10-02 19:30:02
下载 3
查看 8,889
www.eeworm.com
借助EDA工具ISE集成开发环境完成了各个模块的编程、调试和面向FPGA的布局布线；在Synplify pro综合工具中完成了综合；使用Modelsim SE仿真工具对其进行了完整的功能仿真和时序仿真。
2023-10-03 04:30:01
下载 5
查看 7,406
www.eeworm.com
通过软件方式实现整个信息采集系统的接口和时序控制的功能，所以本文第四章专门讨论了使用VHDL语言在FPGA内实现的数据采集、数据通讯、格式转换以及时序控制等功能，并在ISE7.1开发环境下对所设计的软件进行了Modelsim
2023-10-03 13:10:01
下载 6
查看 9,121
www.eeworm.com
然后，按照层次化、模块化的设计思想，在Xinlinx公司的ISE 7．1工具中，采用硬件描述语言VHDL作为设计输入，对各运算器和控制模块进行电路设计；采用Menter公司的ModelSim SE 6.2b
2023-10-04 02:40:02
下载 2
查看 1,976
www.eeworm.com
4.本文中设计了一个仿真平台，采用Modelsim仿真器对设计进行了功能仿真，结果完全正确。
2024-01-22 19:50:01
下载 2
查看 6,717
www.eeworm.com
本文对已有的用于全搜索算法实现的VLSI结构进行了改进，设计了符合二步搜索算法要求的FPGA实现结构，并在对其理论分析之后，对实现该算法的运动估计模块进行了功能模块的划分，并运用VerilogHDL硬件描述语言、ISE及Modelsim
2024-01-26 08:50:01
下载 10
查看 2,771
www.eeworm.com
借助EDA工具ISE集成开发环境完成了各个模块的编程、调试和面向FPGA的布局布线；在Synplify pro综合工具中完成了综合；使用Modelsim SE仿真工具对其进行了完整的功能仿真和时序仿真。
2024-01-31 21:50:01
下载 7
查看 6,014