📦 基于FPGA的双核优卡的IO通道设计与接入机制研究.rar - 免费下载

本文对基于FPGA的双核优卡的I/O通道设计与接入机制进行了阐述。双核优卡是一种具有新型安全体系结构的智能卡，能够存储多个COS及其应用。它采用完全隔离的思想实现COS间的存储安全和访问安全。I/O通道是双核优卡与终端进行串行数据传输的渠道。它的数据传输功能根据模块分层理论可以分成物理层、数据链路层和应用层。物理层和数据链路层的功能由串行通信接口实现，8051微控制器核实现应用层协议处理。串行通信接口使用内部时钟源，并使用两个I/O口，它由波特率发生器、发送模块、接收模块和FIFO模块构成。波特率发生器可以产生16倍波特率时钟以供接收模块对接收的数据进行抽样判决。发送模块在内部有限状态机的控制下将并行数据串行发出，并在发送数据的两端添加起始位、校验位和停止位。接收模块在内部有限状态机的控制下能够从串行输入的比特流中检测到一个字符帧的开始和结束，并提取8bits数据以并行方式输出。串行通信接口在数据传输完成后，会向微控制器核发出中断请求。FIFO模块降低了中断请求的频率，提高了系统性能。接入机制的研究目的是使双核优卡能够无缝接入到现有智能卡终端设备中。接入机制硬件系统的关键部件是优卡调度模块和I/O通道复用模块。调度模块通过启动或停止时钟信号，控制优卡内部两个微控制器核的运行，并由一个状态控制逻辑决定两个核的互斥运行。两个微控制器核通过I/O通道复用模块实现对串行通信接口的分时复用。用ModelSim 对I/O通道和接入机制的硬件设计进行功能仿真，并在FPGA平台上进行整体验证。

点击标签查看更多相关资源：