找到约 2,168 条结果
www.eeworm.com

ModelSim是HDL simulator中最常用的一个。

ModelSim是HDL simulator中最常用的一个。
2016-07-11 10:40:01 下载 35 查看 1,212
www.eeworm.com

本文目标 如何使用本教程 正则表达式到底是什么? 入门 测试正则表达式 元字符 字符转义 重复 字符类 反义 替换 分组 后向引用 零宽断言 负

本文目标 如何使用本教程 正则表达式到底是什么
2017-01-08 20:00:01 下载 112 查看 1,155
www.eeworm.com

此设计采用Verilog HDL硬件语言设计,在掌宇开发板上实现. 将整个电路分为两个子模块

此设计采用Verilog HDL硬件语言设计,在掌宇开发板上实现. 将整个电路分为两个子模块,一个提供同步信号(H_SYNC和V_SYNC)及像素位置信息;另一个接收像素位置信息,并输出颜色信号。
2015-04-11 20:52:01 下载 64 查看 1,100
www.eeworm.com

所用语言Verilog HDL.

所用语言Verilog HDL.
2014-11-05 17:30:02 下载 59 查看 1,117
www.eeworm.com

本书从实际的角度介绍了硬件描述语言Verilog-HDL。通过动手实践体验其语法结构、功能等内涵

本书从实际的角度介绍了硬件描述语言Verilog-HDL。通过动手实践体验其语法结构、功能等内涵
2014-08-04 22:59:27 下载 77 查看 1,089
www.eeworm.com

用Verilog HDL写的数字时钟,已经在开发板上验证过的,绝对原创,使用数码管进行显示!

用Verilog HDL写的数字时钟,已经在开发板上验证过的,绝对原创,使用数码管进行显示!
2013-12-03 11:36:03 下载 89 查看 1,108
www.eeworm.com

lab1——FPGA这个文件中体统了如何如何使用verilog Hdl以及如何使其在FPGA开发板上实现

lab1——FPGA这个文件中体统了如何如何使用verilog Hdl以及如何使其在FPGA开发板上实现
2014-10-29 06:15:44 下载 178 查看 1,124
www.eeworm.com

16阶FIR滤波器--本设计用VERILOG HDL语言串行DA算法实现16阶有限频率响应滤波器!

16阶FIR滤波器--本设计用VERILOG HDL语言串行DA算法实现16阶有限频率响应滤波器!
2016-11-26 00:21:01 下载 50 查看 1,055
www.eeworm.com

简述了V HDL 语言的功能及其特点,并以 8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设 计数字逻辑电路的过程和方法。并设计了密

简述了V HDL 语言的功能及其特点,并以 8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设 计数字逻辑电路的过程和方法。
2013-12-23 16:06:06 下载 130 查看 1,160
www.eeworm.com

对 CAN 是什么、CAN 的特征、标准规格下的位置分布等、CAN 的概要及 CAN 的协议进行了说明。

对 CAN 是什么、CAN 的特征、标准规格下的位置分布等、CAN 的概要及 CAN 的协议进行了说明。
2013-12-18 04:34:10 下载 127 查看 1,118
www.eeworm.com

对CAN 是什么、CAN 的特征、标准规格下的位置分布等、 CAN 的概要及CAN 的协议进行了说明。

对CAN 是什么、CAN 的特征、标准规格下的位置分布等、 CAN 的概要及CAN 的协议进行了说明。
2014-11-09 16:00:02 下载 49 查看 1,107
www.eeworm.com

所用语言是Verilog HDL. 主要用在加法器的设计中。

所用语言是Verilog HDL. 主要用在加法器的设计中。
2015-05-02 00:56:02 下载 135 查看 2,151
www.eeworm.com

xlinix 公司的 SPARTAN-3 片子 Spartan-3E HDL 设计库指南 本人正在使用 如果需要其他信息的 可以和我联系

xlinix 公司的 SPARTAN-3 片子 Spartan-3E HDL 设计库指南 本人正在使用 如果需要其他信息的 可以和我联系
2014-02-12 20:30:02 下载 77 查看 1,122
www.eeworm.com

离散余弦变换及反离散余弦变换的HDL代码及测试文件。包括VHDL及Verilog版本。可用途JPEG及MEPG压缩算法。

离散余弦变换及反离散余弦变换的HDL代码及测试文件。包括VHDL及Verilog版本。可用途JPEG及MEPG压缩算法。
2013-11-25 10:44:06 下载 181 查看 1,099
www.eeworm.com

讲解verilog HDL的经典图书。Thomas和Moorby编著

讲解verilog HDL的经典图书。Thomas和Moorby编著,内容涵盖了:行为建模、并发进程、逻辑级建模、高级时序、逻辑综合、行为综合等方面的内容。
2014-01-07 22:55:11 下载 30 查看 1,094
www.eeworm.com

本程序是在传输流传输过程中对节目时钟字段进行检测与修改,采用Verilog HDL 语言进行编程。

本程序是在传输流传输过程中对节目时钟字段进行检测与修改,采用Verilog HDL 语言进行编程。
2013-12-27 10:26:01 下载 183 查看 1,119
www.eeworm.com

包中包括, DW8051完整的Verilog HDL代码 两本手册: DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8

包中包括, DW8051完整的Verilog HDL代码 两本手册: DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8051
2013-12-21 02:00:06 下载 78 查看 1,651
www.eeworm.com

FPGA Verilog HDL设计温度传感器ds18b20温度读取并通过lcd1620和数码管显示

FPGA Verilog HDL设计温度传感器ds18b20温度读取并通过lcd1620和8位LED数码管显示的QUARTUS II 12.0工程文件,包括完整的设计文件.V源码,可以做为你的学习及设计参考

2022-01-30 04:30:01 下载 8 查看 9,556
www.eeworm.com

bison源代码.bison 是替代yacc的语法分析程序生成器. yacc是 Yet Another Compiler Compiler的缩写. bison又是什么呐 是一个生成可以分析文本文件结构

bison源代码.bison 是替代yacc的语法分析程序生成器. yacc是 Yet Another Compiler Compiler的缩写. bison又是什么呐 是一个生成可以分析文本文件结构的程序的程序
2013-12-22 20:05:06 下载 34 查看 1,221
www.eeworm.com

H.264中自适应二进制算术编码的IP核设计及其FPGA验证

整个设计使用VerilogHDL 语言描述,在 ALDEC 的Active_HDL6.2 平台上进行时序仿
2024-05-13 11:20:01 下载 8 查看 6,870
‹ 上一页 1 ... 42 43 44 45 46 47 48 49 50 51 52 ... 109 下一页 ›