找到约 1,164 条结果
www.eeworm.com
>
文章根据实际的背景应用提出一种基于Actel公司RTAX-S 系列耐辐射反熔丝FPGA 芯片RTAX250S 的高速DDR 接口设计方法，并通过Actel公司IDE V9. 0 编译软件和Modelsim
2022-09-12 03:30:02
下载 5
查看 8,376
www.eeworm.com
采用模块化设计思想，借助Verilog语言及调用FPGA内部IP核完成了系统逻辑设计，包括：12C配置模块、有效数据提取模块、灰度分量提取模块、帧缓存模块、图像算法处理模块、报警模块及显示模块，并借助Modelsim
2023-06-03 06:20:07
下载 7
查看 2,863
www.eeworm.com
利用ModelSim对PCI系统进行了仿真。完成了系统硬件电路PCB板的设计，最终制作了PCI数据采集卡。
2023-06-13 04:50:16
下载 10
查看 7,979
www.eeworm.com
在系统仿真分析论证的基础之上，以归一化最小和译码算法为理论方案，利用硬件描述语言编写译码功能模块，并基于FPGA实现了固定译码长度的LDPC码译码器，利用MATLAB和Modelsim分别对译码器进行了功能验证和时序验证
2023-06-13 22:30:04
下载 10
查看 775
www.eeworm.com
在系统仿真分析论证的基础之上，以归一化最小和译码算法为理论方案，利用硬件描述语言编写译码功能模块，并基于FPGA实现了固定译码长度的LDPC码译码器，利用MATLAB和Modelsim分别对译码器进行了功能验证和时序验证
2023-06-27 02:40:08
下载 8
查看 7,570
www.eeworm.com
整个设计及各个模块都在Altera公司的开发环境QuartusⅡ以及第三方仿真软件Modelsim上进行了仿真及逻辑综合。
2023-06-27 16:40:30
下载 4
查看 5,992
www.eeworm.com
最后使用Modelsim进行了仿真测试和图像处理平台上的验证，其结果表明3D加速引擎设计的大部分功能得到实现，结果令人满意。
2023-09-28 02:30:01
下载 3
查看 3,640
www.eeworm.com
本文采用VHDL硬件描述语言、XILINNX公司的ISE集成开发环境以及ModelSim XE Ⅲ 6.0a仿真工具构建了以FPGA作为处理器的读卡器与智能卡之间的通信系统，并且通过多次仿真、验证，实现了设计方案
2023-09-30 05:30:01
下载 3
查看 2,846
www.eeworm.com
主要针对FPGA实现的数据量化、定点数据表示方式、Max-Log-MAP算法子译码器关键运算单元的FPGA设计和译码的时序控制进行了深入研究，完成了固定译码长度的Turbo码译码器的FPGA设计实现，并利用ModelSim
2023-10-01 22:40:01
下载 4
查看 4,209
www.eeworm.com
利用ModelSim对PCI系统进行了仿真。完成了系统硬件电路PCB板的设计，最终制作了PCI数据采集卡。
2023-10-02 01:10:02
下载 7
查看 9,042
www.eeworm.com
本文中的主控制器采用Verilog HDL作为硬件描述语言，系统在Quartus Ⅱ 6.0，Modelsim SE 6.0软件平台下开发，采用FPGA可编程芯片，让整个系统拥有了较大的灵活性，不仅提高了数字接口的转换速度
2023-10-02 02:40:01
下载 1
查看 6,174
www.eeworm.com
其中，针对Gardner符号定时同步环路，采用ModelSim SE6.2a，Debussy5.3v9进行后仿真，分析仿真结果，并得出结论。
2023-10-03 08:30:01
下载 1
查看 8,397
www.eeworm.com
本文使用硬件描述语言Verilog，以RedLogic的RVDK开发板作为硬件平台，在开发工具OUARTUS2 6.0和MODELSIM SE 6.1B环境中完成软核的设计与仿真验证。
2023-10-05 03:40:01
下载 8
查看 7,902
www.eeworm.com
在FPGA系统仿真中，采用软硬件协同仿真的方法，引入了新的仿真工具Link for Modelsim，打破了软硬件间的屏障，大大加快了系统的功能验证。
2023-10-08 07:50:02
下载 2
查看 9,440
www.eeworm.com
主要针对FPGA实现的数据量化、定点数据表示方式、Max-Log-MAP算法子译码器关键运算单元的FPGA设计和译码的时序控制进行了深入研究，完成了固定译码长度的Turbo码译码器的FPGA设计实现，并利用ModelSim
2024-02-16 14:10:01
下载 1
查看 3,439
www.eeworm.com
在FPGA系统仿真中，采用软硬件协同仿真的方法，引入了新的仿真工具Link for Modelsim，打破了软硬件间的屏障，大大加快了系统的功能验证。
2024-03-08 00:30:01
下载 4
查看 8,149
www.eeworm.com
本文使用硬件描述语言Verilog，以RedLogic的RVDK开发板作为硬件平台，在开发工具OUARTUS2 6.0和MODELSIM SE 6.1B环境中完成软核的设计与仿真验证。
2024-03-10 13:30:01
下载 8
查看 266
www.eeworm.com
其中，针对Gardner符号定时同步环路，采用ModelSim SE6.2a，Debussy5.3v9进行后仿真，分析仿真结果，并得出结论。
2024-03-30 19:00:01
下载 1
查看 1,730
www.eeworm.com
本文中的主控制器采用Verilog HDL作为硬件描述语言，系统在Quartus Ⅱ 6.0，Modelsim SE 6.0软件平台下开发，采用FPGA可编程芯片，让整个系统拥有了较大的灵活性，不仅提高了数字接口的转换速度
2024-04-02 23:20:01
下载 10
查看 119
www.eeworm.com
整体设计及其各个模块都在ALTERA公司的EDA 工具Quartus Ⅱ和Modelsim SE平台上进行了逻辑综合及功能时序仿真，综合与仿真的结果表明，基于FPGA的模糊控制器芯片消耗较少的硬件资源，
2024-04-08 19:40:01
下载 9
查看 8,395