找到约 1,933 条结果
www.eeworm.com
本资料可作为学习verilog的入门资料，其中对verilog的各项基本概念都有清晰的介绍
2025-11-18 14:21:27
下载 6
查看 314
www.eeworm.com
ALDEC公司的Active-HDL是一个开放型的仿真工具。 可支持几乎所有的FPGA/CPLD厂商的产品，设计输入可以原理图或硬件描述语言或有限状态机 方式
2014-03-30 12:22:13
下载 28
查看 3,475
www.eeworm.com
ALDEC公司的Active-HDL是一个开放型的仿真工具。 可支持几乎所有的FPGA/CPLD厂商的产品，设计输入可以原理图或硬件描述语言或有限状态机 方式
2014-03-30 12:22:13
下载 42
查看 8,195
www.eeworm.com
ALDEC公司的Active-HDL是一个开放型的仿真工具。可支持几乎所有的FPGA/CPLD厂商的产品，设计输入可以原理图或硬件描述语言或有限状态机方式。
2014-03-30 12:22:14
下载 49
查看 17,805
www.eeworm.com
你想知道你是什么星座吗？这是一个用WIN32编的计算你是什么星座，只要输入你的生日就行了
2015-12-06 00:01:02
下载 188
查看 1,110
www.eeworm.com
软件架构是什么。本书以全英文的方式，介绍了软件结构的定义，类型，案例分析，共享信息模型，设计步骤，常规的模型与规范定义，以及架构设计使用的工具等内容。
2014-08-28 01:30:02
下载 171
查看 1,076
www.eeworm.com
文件加密最重要的问题是什么--安全，其次呢--速度。小李文件加密在被加密文件的安全方面及软件自身保护上，都做了很好的解决。
2014-12-04 18:10:02
下载 74
查看 1,070
www.eeworm.com
大家都是电子行业的人，对芯片，对各种封装都了解不少，但是你知道一个芯片是怎样设计出来的么？你又知道设计出来的芯片是怎么生产出来的么？看完这篇文章你就有大概的了解。
2022-12-25 18:50:02
下载 7
查看 5,916
www.eeworm.com
Verilog HDL 黑金资料
2013-11-04 17:04:01
下载 102
查看 1,110
www.eeworm.com
2013-10-19 21:52:01
下载 61
查看 1,102
www.eeworm.com
Verilog HDL 黑金资料
2013-10-31 12:04:01
下载 107
查看 1,074
www.eeworm.com
2013-11-19 10:36:01
下载 145
查看 1,084
www.eeworm.com
采用Verilog HDL设计，在Altera EP1S10S780C6开发板上实现
选取6MHz为基准频率，演奏的是梁祝乐曲
2015-04-11 20:55:02
下载 89
查看 1,080
www.eeworm.com
hdl的8051核，不知道好不好用大家试试吧。xilinx公司的核
2013-12-08 22:28:16
下载 115
查看 1,030
www.eeworm.com
UART verilog hdl 实现
2014-01-11 00:41:01
下载 200
查看 1,074
www.eeworm.com
Verilog_HDL源码， Verilog_HDL源码
2015-11-15 20:28:02
下载 94
查看 1,055
www.eeworm.com
Verilog HDL的标准，比较详细的语法说明
2015-12-15 10:47:01
下载 53
查看 1,116
www.eeworm.com
Quick Reference for Verilog HDL
2016-02-08 10:14:02
下载 118
查看 1,042
www.eeworm.com
同步FIFO( Verilog HDL )
2013-12-20 20:59:01
下载 135
查看 1,202
www.eeworm.com
Quick Reference for verilog HDL
2014-11-29 21:55:02
下载 81
查看 1,062