找到约 10,000 条结果
www.eeworm.com

crc校验 51汇编程序

51单片机的汇编程序,快速计算
2025-06-25 23:00:01 下载 10 查看 9,407
www.eeworm.com

LPC1758实现CRC校验源码

按照半字节和位计算相对于Gx的CRC校验,有具体的比较,封装为函数,方便移植。
2025-11-17 09:30:45 下载 1 查看 186
www.eeworm.com

CRC校验源程序,可以连续校验

本资源提供了一套高效的CRC校验源程序,专为需要处理大数据量但又受限于单次传输长度的应用场景设计。
2025-11-28 05:48:05 下载 3 查看 43
www.eeworm.com

CRC32算法的Verilog代码

采用先进的Verilog HDL语言,该资源提供了一种高效且可靠的CRC32算法实现。基于IEEE标准设计,确保了在数据传输过程中的错误检测能力,特别适用于网络通信和存储系统中对数据完整性的验证。
2025-12-17 14:57:02 下载 1 查看 39
www.eeworm.com

一个由浅入深的演示CRC算法的例子,对于理解CRC算法比较好用

一个由浅入深的演示CRC算法的例子,对于理解CRC算法比较好用
2016-09-04 10:57:01 下载 186 查看 1,091
www.eeworm.com

基于Verilog HDL语言的FPGA设计

采用 Verilog HDL 语言在Altera 公司的FPGA 芯片上实现了RISC_CPU 的关键部件
状态控制器的设计,以及在与其它各种数字逻辑设计方法的比较下,显示出使用Verilog
2013-07-06 00:40:02 下载 107 查看 1,129
www.eeworm.com

视频图像采集verilog HDl源程序

:视频图像采集verilog HDl源程序,视频解码芯片部分的,可以供参考
2013-04-24 16:38:40 下载 68 查看 1,073
www.eeworm.com

HDL Chip Design

·HDL Chip Design
2013-06-18 21:40:02 下载 104 查看 1,189
www.eeworm.com

System Verilog及 hdl高级设计技巧

PPT是和视频教程配套的,视频教程地址http://i.youku.com/u/UMTExNzExOTgw/videos,和PPT配套使用的教程里面讲了systemverilog从文档到仿真,上板测试的整个流程
2014-12-28 10:42:01 下载 83 查看 1,084
www.eeworm.com

Verilog_HDL_那些事儿_时序篇

很好的,经典学习资料
2013-10-31 23:28:01 下载 94 查看 1,093
www.eeworm.com

《Verilog HDL程序设计与应用》

《Verilog HDL程序设计与实践》系统讲解了Verilog HDL的基本语法和高级应用技巧,对于每个知识点都按照开门见山、自顶向下的方式来组织内容,在介绍相关知识点之前,先告诉读者其出现的背景、本质特征以及应用场景
2013-11-22 18:00:02 下载 80 查看 1,128
www.eeworm.com

Virtex-6 的HDL设计指南

针对Virtex-6 给出了HDL设计指南,其中,赛灵思为每个设计元素给出了四个设计方案元素,并给出了Xilinx认为是最适合你的解决方案。
2013-11-07 02:48:01 下载 22 查看 1,078
www.eeworm.com

System Verilog及 hdl高级设计技巧

PPT是和视频教程配套的,视频教程地址http://i.youku.com/u/UMTExNzExOTgw/videos,和PPT配套使用的教程里面讲了systemverilog从文档到仿真,上板测试的整个流程
2013-11-23 11:20:01 下载 74 查看 1,095
www.eeworm.com

Verilog_HDL_那些事儿_时序篇

很好的,经典学习资料
2013-10-10 18:28:01 下载 96 查看 1,041
www.eeworm.com

《Verilog HDL程序设计与应用》

《Verilog HDL程序设计与实践》系统讲解了Verilog HDL的基本语法和高级应用技巧,对于每个知识点都按照开门见山、自顶向下的方式来组织内容,在介绍相关知识点之前,先告诉读者其出现的背景、本质特征以及应用场景
2013-11-21 21:52:02 下载 70 查看 1,080
www.eeworm.com

Virtex-6 的HDL设计指南

针对Virtex-6 给出了HDL设计指南,其中,赛灵思为每个设计元素给出了四个设计方案元素,并给出了Xilinx认为是最适合你的解决方案。
2015-01-02 00:46:01 下载 71 查看 1,088
www.eeworm.com

学习使用HDL Bencher生成测试积累

学习使用HDL Bencher生成测试积累,并直接调用ModelSim进行仿真的方法.
2015-04-19 20:45:01 下载 187 查看 1,053
www.eeworm.com

Verilog HDL编写的总线功能模型

Verilog HDL编写的总线功能模型,十分有用,需要的下载
2013-12-20 14:18:14 下载 58 查看 1,049
www.eeworm.com

verilog HDL实现先进先出栈

verilog HDL实现先进先出栈,不含测试文件
2015-08-20 10:41:01 下载 56 查看 1,051
www.eeworm.com

原创VERILOG HDL 实现CACHE的操作

原创VERILOG HDL 实现CACHE的操作,有需要请下载
2015-09-20 00:33:01 下载 52 查看 1,325
‹ 上一页 1 ... 34 35 36 37 38 39 40 41 42 43 44 ... 500 下一页 ›