找到约 804 条结果
www.eeworm.com
本书首先对高频的基本知识加以介绍，然后在后续的篇章里，对开关、低噪声放大器、混频器、滤波器、检波电路、振荡电路、PLL的设计与制作等进行详细论述。
2022-09-15 02:50:02
下载 5
查看 5,198
www.eeworm.com
本书首先对高频的基本知识加以介绍，然后在后续的篇章里，对开关、低噪声放大器、混频器、滤波器、检波电路、振荡电路、PLL的设计与制作等进行详细论述。
2022-09-15 03:00:02
下载 9
查看 6,813
www.eeworm.com
讨论了直接应用高通滤波器(HPF)实时检测高次谐波电流的一些相关问题.同时,对基于鉴相原理的谐波电流检测方法进行了深入研究,可以实现对基波电流和任意次谐波电流的检测,用数学推导的方法证明了当只检测高次谐波电流时锁相环(PLL
2023-09-23 14:30:01
下载 8
查看 1,990
www.eeworm.com
; = video_b[7:3]; //discard low bit data
//generate video pixel clock
video_pll
2021-12-19 00:30:01
下载 1
查看 4,326
www.eeworm.com
DMA传送的过程是什么样的？画出流程。
DMA有哪些操作方式？各有什么特点。
简述DMA控制器的两个工作状态的特点。
试设计一种在8088大模式下与8237连接的基本电路图。
2013-11-18 02:28:01
下载 196
查看 1,053
www.eeworm.com
别以为解密是什么很不光彩的事情，离开了我们这些CRACKER，软件加密水平也不会有很大的提高。就好比武侠小说里写的一样，武功要相互切磋才会不断进步。
2016-06-26 10:58:01
下载 47
查看 1,045
www.eeworm.com
谜题中会预先填入若干数字, 其它方格为空白, 玩家得依谜题中的数字分布状况, 逻辑推敲出剩下的空格里是什么数字。
2014-01-13 11:34:02
下载 141
查看 1,213
www.eeworm.com
1.RTP概述
1.1，RTP是什么
TP全名是Real-time Transport Protocol（实时传输协议）。
2022-06-26 09:30:02
下载 10
查看 6,603
www.eeworm.com
先给初学者一个简单的科普，因为几年前我和人家说起BMS，大部分是不知道是什么
东西。
2022-08-10 00:10:02
下载 11
查看 1,214
www.eeworm.com
在“第二章运算放大器的使用方法”、“第三章晶体管、晶体二极管的使用方法”中，叙述了晶体三极管和二极管是什么，以及它们的基本功能。在“第四章电阻器和电容器的使用方法”中，介绍了电阻和电容的种类与特征。
2022-08-20 18:40:02
下载 2
查看 8,020
www.eeworm.com
nbsp;
有幸做了个项目，其中使用到了单片机和上位机通讯的程序，上位机用组态实现功能，探索了些方法，写出来和大家分享一下，这些知识本不是什么秘密
2022-09-11 06:30:02
下载 10
查看 5,396
www.eeworm.com
电压串联反馈和电流并联反馈）；负反 馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非 线性失真，有效地扩展放大器的通频带，自动调节作用）
3、基尔霍夫定理的内容是什么
2022-09-15 19:40:02
下载 9
查看 4,134
www.eeworm.com
调制码速率高、可实现较高的频响、可以与编码器合并扩展功能很强等优点,成为今后发射机的发展主流.本论文讨论了如何利用现场可编程器件FPGA结合Max+plusⅡ及VHDL语言,在遥测系统中实现了DDS+PLL
2013-04-24 16:38:33
下载 26
查看 1,159
www.eeworm.com
现代大容量、高速度的FPGA一般都内嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模块。
2013-06-02 13:50:01
下载 55
查看 1,120
www.eeworm.com
基于共同的参考时钟频率，比如12MHz和13MHz，内部的PLL可以为编译码器提供所有需要的音频时钟。
2022-07-06 13:50:02
下载 3
查看 220
www.eeworm.com
现代大容量、高速度的FPGA一般都内嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模块。
2023-10-01 14:10:01
下载 5
查看 6,910
www.eeworm.com
由于传统数据时钟恢复技术需要模拟锁相环(PLL)技术，这会降低电路的一些性能，所以本文介绍了一种新的全数字电路设计的异步数据时钟捕获技术，该技术是基于FPGA来设计和实现的，即SoftSerdes技术。
2023-10-09 11:30:01
下载 4
查看 5,082
www.eeworm.com
由于传统数据时钟恢复技术需要模拟锁相环(PLL)技术，这会降低电路的一些性能，所以本文介绍了一种新的全数字电路设计的异步数据时钟捕获技术，该技术是基于FPGA来设计和实现的，即SoftSerdes技术。
2024-01-04 07:40:01
下载 7
查看 3,876
www.eeworm.com
调制码速率高、可实现较高的频响、可以与编码器合并扩展功能很强等优点,成为今后发射机的发展主流.本论文讨论了如何利用现场可编程器件FPGA结合Max+plusⅡ及VHDL语言,在遥测系统中实现了DDS+PLL
2024-01-16 20:40:01
下载 8
查看 8,369
www.eeworm.com
现代大容量、高速度的FPGA一般都内嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模块。
2024-03-02 14:40:01
下载 7
查看 6,638