找到约 7,419 条结果
www.eeworm.com
并对虚拟仪器的驱动程序设计,FPGA的硬件程序设计,系统自检等问题进行了论述.再次,对FPGA设计的相关技术进行了研究,包括利用FPGA进行系统设计的流程,数据采集卡中时钟网络的设计,设计的约束加载,并对流水线技术以及VHDL
2024-01-23 03:00:02
下载 2
查看 1,555
www.eeworm.com
口之间的数据通道的HEC头校验的FPGA实现.并完成了硬件设计、配置、硬件测试联调工作以及论文撰写工作.硬件的设计和开发基于Protel99和Tornado/VxWorks,软件的设计和开发采用了标准的VHDL
2024-01-25 20:40:01
下载 3
查看 1,299
www.eeworm.com
2．编写VHDL程序，实现FPGA内部逻辑功能，在一定的时间内，对雷达信号采集参数，计算出各个脉冲的脉宽，以及各个脉冲到达时间。
2024-02-20 20:40:01
下载 3
查看 5,773
www.eeworm.com
基于上述方案，完成了VHDL语言编程，并完成仿真调试及验证。最后，总结全文，提出下一步研究工作的方向。
2024-03-02 10:30:02
下载 8
查看 6,052
www.eeworm.com
该方法可直接将MATLAB/Simulink中设计的理论模型转换为可实现的硬件描述语言VHDL代码，具有操作简单，设计灵活，效率高等优点，所得设计也具有运算速度快，实时性能好的特点。
2024-03-08 00:30:01
下载 4
查看 8,149
www.eeworm.com
采用 VHDL 语言编程实现了算法，其中代码通过了时序仿真，并下载到具体的芯片中进行了验证。实验结果表明这种方法是可行的。
2024-04-07 17:40:01
下载 2
查看 5,338
www.eeworm.com
MATLAB仿真验证了结果的正确；
2.基于FPGA设计了实现这两种结构数字分路算法的方案，从各方面比较了这两种方案的优劣，并编写了MATLAB的定点仿真程序以验证源代码的正确性；
3.用VHDL
2024-06-03 12:50:02
下载 9
查看 6,934
www.eeworm.com
幸运的是，即使你不会51单片机，Ration也可以带领你彻底征服这个看似复杂实则简单的单片机
不管是什么单片机，本质上都一样，对外表现为N个引脚，用引脚的高低电平变化来完成各种控制通信工作。
2022-04-02 20:30:01
下载 3
查看 8,095
www.eeworm.com
两年前，编辑《时序篇》之际，笔者忽然对TimeQuest 产生兴趣，可是笔者当时却就连
时序是什么也不懂，更不明白时序有理想和物理之分，为此笔者先着手理想时序的研究。
2022-05-02 22:00:01
下载 11
查看 4,701
www.eeworm.com
从调试到现在已经烧毁了5片stm32都是cpu短路，等有空查查是什么原因。
2022-06-10 17:30:01
下载 7
查看 5,856
www.eeworm.com
前端数据采集模块的FPGA控制高速AD转换器将输入的模拟量信号采集后，存储在由DDRSDRAM构成的大容量缓存中，再经过嵌入式系统中的微控制器进行各种处理，然后将处理结果保存在ARM系统的SDRAM内存
2013-04-24 16:38:26
下载 94
查看 1,126
www.eeworm.com
仲裁与控制模块是顶模块的主体部分，主要实现系统状态机和时序控制；参数表模块主要实现SDRAM存储器的控制器接口，用于图像处理时读取参数信息。
2013-05-19 11:20:01
下载 72
查看 1,166
www.eeworm.com
第三，在熟悉了S3C64lO处理器的
体系结构基础上设计出了下列电路原理图：电源及复位电路，时钟电
路，DDR SDRAM和FLASH存储器电路，USB接口电路，串口电路，<
2013-11-22 07:16:01
下载 197
查看 1,129
www.eeworm.com
仲裁与控制模块是顶模块的主体部分，主要实现系统状态机和时序控制；参数表模块主要实现SDRAM存储器的控制器接口，用于图像处理时读取参数信息。
2023-06-27 04:20:03
下载 8
查看 9,297
www.eeworm.com
在硬件设计上，详细介绍了NIOSⅡ硬件系统的生成，包括SDRAM控制器、PIO控制器和电路逻辑镜像设计等。同时设计与IP核相对应的外部硬件电路。
2023-09-29 22:10:02
下载 2
查看 1,123
www.eeworm.com
(3)设计了以NIOSⅡ软核为核心的嵌入式系统，使用SOPCbuilder将SDRAM、FLASH等部分集成起来，在QuartusⅡ中编译后，在EP1C12的平台上完成了测试。
2023-09-29 23:50:01
下载 2
查看 3,225
www.eeworm.com
前端数据采集模块的FPGA控制高速AD转换器将输入的模拟量信号采集后，存储在由DDRSDRAM构成的大容量缓存中，再经过嵌入式系统中的微控制器进行各种处理，然后将处理结果保存在ARM系统的SDRAM内存
2023-11-04 14:00:03
下载 1
查看 622
www.eeworm.com
存储模块主要包括NAND Flash、SDRAM及SD卡的扩展，进行了各存储芯片与$3C2410的接口电路设计，并设计了NAND Flash和SD卡的驱动程序。
2023-12-24 22:40:02
下载 8
查看 3,915
www.eeworm.com
仲裁与控制模块是顶模块的主体部分，主要实现系统状态机和时序控制；参数表模块主要实现SDRAM存储器的控制器接口，用于图像处理时读取参数信息。
2024-04-02 17:50:01
下载 5
查看 2,662
www.eeworm.com
VHDL应用与开发实践 VHDL应用与开发实践.
5. JamVM是一种很优秀的嵌入式Java虚拟机.
6. OK系列PCI图象卡编程程序,MFC方式,压缩形式.
7.
2015-04-24 09:50:56
下载 63
查看 5,913