基于FPGA的高速数字分路算法的研究 - 免费下载
技术资料资源
文件大小：6248 K
📋 资源详细信息
💡 温馨提示：本资源由用户 jason_vip1 上传分享，仅供学习交流使用。如有侵权，请联系我们删除。
资源简介
基于均匀DFT滤波器组的数字分路算法是一种有效实现多载波信号频分分路的技术。近年来，随着微电子技术的发展和FPGA日益广泛的应用，基于FPGA实现数字分路算法已经成为一个备受关注的课题。然而在时钟频率较高情况下的数字分路技术的实现依然是一个难题。
本文在深入研究数字分路算法的两种实现结构(多相滤波结构和加权叠接-相加结构)的基础上，完成了一组32路载波信号数字分路算法的多相滤波结构和加权叠接-相加结构的FPGA设计并用一片FPGA芯片分别实现了其功能，时钟速率为100MHz。本文的主要成果有：
1.深入研究了数字分路算法的两种实现结构：多相滤波结构和加权叠接-相加结构。根据算法原理，用MATLAB编写了实现这两种结构的数字分路算法的浮点程序，并通过MATLAB仿真验证了结果的正确；
2.基于FPGA设计了实现这两种结构数字分路算法的方案，从各方面比较了这两种方案的优劣，并编写了MATLAB的定点仿真程序以验证源代码的正确性；
3.用VHDL编写源代码分别实现了多相滤波结构的数字分路算法和加权叠接-相加结构的数字分路算法；
4.在完成设计之后，进行了功能仿真和时序仿真，最后在硬件平台上调试程序，正确地输出了结果。
立即下载此资源
提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip
资源说明
下载说明
- 下载需消耗 2积分
- 24小时内重复下载不扣分
- 支持断点续传
- 资源永久有效
使用说明
- 下载后用解压软件解压
- 推荐 WinRAR 或 7-Zip
- 如有密码请查看说明
- 解压后即可使用
积分获取
- 上传资源获得积分
- 每日签到免费领取
- 邀请好友注册奖励
- 查看详情 →