找到约 7,690 条结果
www.eeworm.com
后有两个文件对我们比较有用，假设生成了一个 asyn_fifo 的核，则asyn_fifo.veo 给出了例化该核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL
2013-10-20 15:20:01
下载 185
查看 1,086
www.eeworm.com
后有两个文件对我们比较有用，假设生成了一个 asyn_fifo 的核，则asyn_fifo.veo 给出了例化该核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL
2013-11-02 16:00:01
下载 125
查看 1,130
www.eeworm.com
该设计采用了可编程逻辑器件FPGA的ASIC设计，并基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上编程实现了整个系统的控制部分，整个自动控制系统由四个模块构成
2014-07-27 10:00:01
下载 198
查看 1,117
www.eeworm.com
该设计采用了可编程逻辑器件FPGA的ASIC设计，并基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上编程实现了整个系统的控制部分，整个自动控制系统由四个模块构成
2015-10-24 20:25:01
下载 160
查看 1,100
www.eeworm.com
EDA课程设计，包含源码和文档说明，实现秒表计数和闹钟功能，使用VHDL语言编写
已完成功能
1. 完成时／分／秒的依次显示并正确计数，利用六位数码管显示；
2.
2016-03-15 00:50:01
下载 144
查看 1,099
www.eeworm.com
程序设计采用超高速硬件描述语言VHDL描述DDS,在此基础上设计了正弦波、三角波、方波等信号发生器，。完成了软件和硬件的设计，以及实验样机的部分调试。
2017-08-16 00:25:02
下载 33
查看 1,171
www.eeworm.com
•您具有编写设计和/或测试平台的语言的工作知识（例如VHDL，Verilog）。 虽然ModelSim是在学习HDL概念和实践时使用的优秀应用程序，但本教程并非旨在支持该目标。
2022-07-24 06:40:02
下载 5
查看 6,422
www.eeworm.com
其中FPGA内部控制电路采用8051单片机软核为核心进行设计，信号合成电路采用
VHDL语言设计数控振荡器实现，低通滤波器为采用窗函数法设计的16阶线性FIR数字滤波器
2022-08-16 01:10:02
下载 5
查看 7,268
www.eeworm.com
本书注重应用实践和基本技能的训练，加强了可编程逻辑器件以及开发软件的应用、VHDL的介绍与应用，以及综合性实训项目的设计与开发。
2022-09-10 08:20:02
下载 7
查看 1,107
www.eeworm.com
协议的.该文的主要内容是以太网MAC的FPGA设计,设计的MAC符合IEEE802.3规范,可以通过MII或RMII连到物理层,并且提供流量控制、统计信息收集、内部寄存器配置等功能.该论文的设计输入是采用VHDL
2023-06-18 08:10:44
下载 3
查看 8,221
www.eeworm.com
作者根据XJ126R打印头严格的工作时序要求，在FPGA芯片内部的VHDL程序部分编写了有限状态机算法，保证了打印头控制信号的时序。
2024-01-13 17:00:01
下载 3
查看 2,204
www.eeworm.com
FPGA可以用VHDL或verilogHDL来编程，灵活性强，由于能够进行编程、除错、再编程和重复操作，因此可以充分地进行设计开发和验证。
2025-12-25 14:40:58
下载 2
查看 22
www.eeworm.com
然而，长范围浏览不能显示雾下面是什么。但短浏览可以显示什么在雾下面。雾会漂流，扩张，或者缩短在运行中。
10. 车子将在每个格子决定它的下一步怎么走。
2013-12-28 02:22:01
下载 46
查看 1,081
www.eeworm.com
因为抽象父类Connector类的静态方法getInstance()具体判断当前操作系统是什么平台，采用简单的工厂模式，返回相应平台的子类对象，如OSXConnector.
2014-11-28 00:14:02
下载 72
查看 1,122
www.eeworm.com
智能控制器的设计原理和设计算法进行了深入的研究与分析；其次，利用MATLAB设计单神经元PID智能控制器，针对特定的被控对象，对其进行仿真实验，获得比较理想的系统输出；然后，研究基于FPGA的单神经元智能控制算法的实现，对控制器进行VHDL
2013-04-24 16:38:21
下载 83
查看 1,129
www.eeworm.com
在QuartusⅡ集成环境中进行FPGA的开发，使用VHDL语言和原理图输入法进行电路设计。
2013-04-24 16:38:33
下载 128
查看 1,093
www.eeworm.com
对该系统在不同信噪比情况下的错误概率进行了计算，并绘出了信噪比-错误概率曲线；其次，利用DSPBuilder中的Signalcompiler将Chen-Mobius多路通信系统的主体模块(函数及积分器的产生等)转化成HDL硬件语言，后在QuartusⅡ
2013-07-24 08:10:02
下载 27
查看 1,141
www.eeworm.com
...... 6
2.2.1 使用QUATUSII BLOCK EDITOR 建立原理图文件.............................. 7
2.2、2 使用 QUARTUS
2015-10-08 18:09:06
下载 1
查看 139
www.eeworm.com
智能控制器的设计原理和设计算法进行了深入的研究与分析；其次，利用MATLAB设计单神经元PID智能控制器，针对特定的被控对象，对其进行仿真实验，获得比较理想的系统输出；然后，研究基于FPGA的单神经元智能控制算法的实现，对控制器进行VHDL
2023-09-28 13:10:01
下载 9
查看 8,978
www.eeworm.com
在QuartusⅡ集成环境中进行FPGA的开发，使用VHDL语言和原理图输入法进行电路设计。
2023-10-01 02:40:01
下载 6
查看 4,659