找到约 1,933 条结果
www.eeworm.com
This simple example allows you to get familiar with Active-HDL s Memory Viewer.
This simple example allows you to get familiar with Active-HDL s Memory Viewer.
www.eeworm.com
高清电子书-基于Verilog+HDL的通信系统设计
-1.png" alt="高清电子书-基于Verilog+HDL的通信系统设计" title="高清电子书-基于Verilog+HDL的通信系统设计">
2022-02-16 14:30:01
下载 11
查看 9,796
2022-02-16 14:30:01
下载 11
查看 9,796
www.eeworm.com
基于FPGA的反应时间测试机verilog HDL实验
基于FPGA的反应时间测试机verilog HDL实验，适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈
www.eeworm.com
王金明：《Verilog HDL 程序设计教程》及配套源码.rar
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->王金明：《Verilog HDL 程序设计教程》及配套源码.rar
www.eeworm.com
Verilog-HDL实践与应用系统设计-210页-18.0M.rar
专辑类----可编程逻辑器件相关专辑 Verilog-HDL实践与应用系统设计-210页-18.0M.rar
www.eeworm.com
Verilog-HDL实践与应用系统设计-210页-18.0M.pdf
专辑类-可编程逻辑器件相关专辑-96册-1.77G Verilog-HDL实践与应用系统设计-210页-18.0M.pdf
www.eeworm.com
Debussy是NOVAS Software, Inc(思源科技)發展的HDL Debug & Analysis tool
Debussy是NOVAS Software, Inc(思源科技)發展的HDL Debug & Analysis tool，這套軟體主要不是用來跑模擬或看波形，它最強大的功能是：能夠在HDL source
www.eeworm.com
pli_handbook_examples_pc verilog hdl 与C的接口的典型例子
pli_handbook_examples_pc
verilog hdl 与C的接口的典型例子
www.eeworm.com
Verilog 程序例子 王金明：《Verilog HDL程序设计教程》程序例子
Verilog 程序例子 王金明：《Verilog HDL程序设计教程》程序例子，带说明。
www.eeworm.com
占用资源少的verilog HDL uart接口；采用固定波特率115200
占用资源少的verilog HDL uart接口；采用固定波特率115200，可以修改程序中的分频来修改波特率，模式为1个启始位，8位数据位，1个停止位；带1字节缓存；当缓存空时输出空信号