找到约 7,690 条结果
www.eeworm.com
Altera公司的免费PLD开发软件Altera公司的免费PLD开发软件，界面与标准版的MaxplusII完全一样，只支持MAX7000和MAX3000系列器件，本身支持不复杂的VHDL和Verilog
2023-04-16 18:20:02
下载 5
查看 3,393
www.eeworm.com
以CPLD 为器件，采用VHDL 语言，设计了51 单片机与32 位PCI 总线以太网控制器RTL8029 之间的接口逻辑， 实现了8 位单片机与32 位以太网控制器之间的通信。
2023-12-28 16:40:02
下载 2
查看 3,698
www.eeworm.com
设计了以CPLD 为核心处理芯片的多路数据采集系统，按照正确的时序直接
控制AD676和双端口RAM的工作, 所有这些功能都采用VHDL语言进行描述。
关键词：CPLD, AD676, V
2024-02-24 21:00:04
下载 6
查看 5,026
www.eeworm.com
以CPLD 为器件，采用VHDL 语言，设计了51 单片机与32 位PCI 总线以太网控制器RTL8029 之间的接口逻辑， 实现了8 位单片机与32 位以太网控制器之间的通信。
2024-03-12 09:30:01
下载 9
查看 2,795
www.eeworm.com
在Max+Plus II 环境下用VHDL 完成了电梯状态控制核心程序的设计和编程。并用
Synplify Pro 综合软件对程序进行了优化综合。通过三层电梯控制系统的仿真和实验模拟，表明了此方
2024-04-12 09:00:01
下载 7
查看 4,366
www.eeworm.com
适用于数字通信系统设计的4阶m序列生成方案，基于VHDL实现，支持灵活配置输出不同阶数的序列，可作为Gold码生成的核心模块使用，具备良好的可扩展性和硬件兼容性。
2026-01-28 17:31:30
下载 2
查看 77
www.eeworm.com
技术课程所学知识，利用硬件描述语言Verilog HDL、EDA软件Quartus
2016-12-04 19:00:13
查看 65
www.eeworm.com
p>
2、掌握组合逻辑，时序逻辑以及用例化语句实现顶层模块的Verilog设计方法；
3、熟悉QuartusⅡ
2019-05-30 13:37:52
下载 1
查看 62
www.eeworm.com
SD卡和AIC23数字音频输出实验, FreeDev Audio Dsp Board采用了TI公司的TVL320AIC23
1、控制接口使用I2C，Quartus中将CS置低（器件地址0011010
2013-12-09 16:14:02
下载 55
查看 1,200
www.eeworm.com
并对该译码策略的安全性进行了分析；然后提出了一种基于FPGA(现场可编程门阵列)实现应答器报文译码的方案，采用自顶而下的设计方法对该实现方案进行了模块划分，并详细分析了各个功能模块和顶层模块的设计过程和实现方法，完成了经过QuartusⅡ
2023-10-08 18:00:02
下载 7
查看 4,963
www.eeworm.com
并对该译码策略的安全性进行了分析；然后提出了一种基于FPGA(现场可编程门阵列)实现应答器报文译码的方案，采用自顶而下的设计方法对该实现方案进行了模块划分，并详细分析了各个功能模块和顶层模块的设计过程和实现方法，完成了经过QuartusⅡ
2024-03-10 23:30:02
下载 1
查看 7,475
www.eeworm.com
用vhdl语言描写，以及matlab仿真，testbench，以及在xinlinx上的综合。
2013-12-16 22:38:04
下载 187
查看 1,117
www.eeworm.com
摘要：介绍了基于可编程逻辑器件CPLD和直接数字频率合成技术（DDS）的三相多波形函数发生器的基本原理，并在此基础上给出了基于CPLD的各模块设计方法及其VHDL源程序
2015-10-28 10:58:01
下载 150
查看 1,100
www.eeworm.com
极经典的testbench书写入门书籍，能够让初学者在短时间内掌握testbench的书写步骤，对testbench有一个初步的认识，这是一个verilog方面的，没找到verilog就选了开发环境为vhdl
2013-12-13 04:18:01
下载 71
查看 1,165
www.eeworm.com
在通信过程中完全遵守RS232 协议，给出了发送模块的vhdl源代码。
2014-01-25 06:39:16
下载 70
查看 1,090
www.eeworm.com
采用Lattice公司的PLD器件ISPLSI1032，基于VHDL描述语言设计了一种MCS一5I单片机与
PLD可编程逻辑器件的接口电路，该接口电路具有体积小、性能可靠、开发便捷、所需外围元件
2023-10-21 16:40:01
下载 4
查看 9,131
www.eeworm.com
[学习要求]可利用简单的VHDL语法进行简单组合逻辑电路和时序逻辑电路的设计。
[重点与难点]
重点：基于真值表的组合逻辑电路的设计； 基于状态机的时序电路的设计。
难点：基于
2024-02-18 22:20:02
下载 2
查看 1,453
www.eeworm.com
本系统以CPLD 为控制核心，在MAX+PLUSII 环境下采用VHDL 语言实现了系统接口及测频电路。该系统具有集成度高、灵活性强、
2024-03-08 12:30:01
下载 10
查看 6,797
www.eeworm.com
适用于高速信号处理与模拟数字转换的开发项目，采用VHDL语言实现FPGA控制AD9780和AD9708芯片，满足高精度数据转换需求。支持实时信号生成与采集，是嵌入式系统设计中的关键实践方案。
2026-01-26 05:18:58
下载 1
查看 77
www.eeworm.com
·摘要： 在数字视频采集与处理板级系统开发的基础上,本文提出了采用SoPC实现运动视觉处理与控制系统的设计方案.本系统硬件采用StratixⅡ系列FPGA,软件开发工具包括QuartusⅡ,
2023-05-17 13:20:02
下载 5
查看 4,767