常用数字电路的设计

资 源 简 介

[学习要求]可利用简单的VHDL语法进行简单组合逻辑电路和时序逻辑电路的设计。
[重点与难点]
重点：基于真值表的组合逻辑电路的设计； 基于状态机的时序电路的设计。
难点：基于

您 可 能 感 兴 趣 的