找到约 5,556 条结果
www.eeworm.com
源代码 - 0 B
|- 《Python编程：从入门到实践》中文版+源代码 - 0 B
|- stanford machine learning
2022-06-06 04:00:01
下载 15
查看 3,750
www.eeworm.com
32. uart pci 等verilog hdl 代码.
33. HD300 Mp3播放器电路图 CPU部分.
34.
2015-04-24 09:50:59
下载 13
查看 9,185
www.eeworm.com
首先，请您大致讲一下4引脚封装具体是怎样的封装，采用这种封装的背景和目的是什么。首先，采用4引脚封装是为了改善SiCMOSFET的开关损耗。
2021-11-07 21:30:01
下载 1
查看 5,759
www.eeworm.com
1.1 与其他计算机语言相比较，MATLAB语言突出的特点是什么？
2022-08-12 20:30:02
下载 7
查看 4,159
www.eeworm.com
Method, LSM)通过旋转子空间来拉大样本所属类别与最近邻类别的距离，以此提高分类能力，但对样本的训练顺序敏感，同一样本训练的顺序不同对子空间构造的影响就不同；平均学习子空间算法(Averaged Learning
2013-12-25 07:34:10
下载 147
查看 1,105
www.eeworm.com
设计中采用的关键技术包括：基于FPGA和IP Core的Verilog HDL设计、数据采集、数据存储、数据处理以及数据波形的实时显示。
2013-06-05 06:30:01
下载 93
查看 1,127
www.eeworm.com
其二，根据得到的信道自适应迭代译码方案，借助Xilinx公司Spartan3 FPGA硬件平台，使用Verilog硬件描述语言，将用C/C++语言写成的信道自适应迭代译码算法转化成为硬件设计实现，得到硬件电路
2013-05-31 12:10:02
下载 181
查看 1,182
www.eeworm.com
整个译码器模块的设计采用Verilog语言描述，并在VirtexⅡPro系列FPGA芯片上实现。
2013-04-24 16:38:25
下载 126
查看 1,181
www.eeworm.com
其次设计了基于WinCE操作系统的图像采集、GPIO、PWM、外中断EINT-19的流接口驱动程序；同时设计了基于WinCE操作系统的图像采集及压缩、网络通信、车模速度采集的应用程序；FPGA内部逻辑电路采用Verilog
2013-04-24 16:38:27
下载 120
查看 1,148
www.eeworm.com
针对某工程应用中的具体要求，我们以FPGA为平台，采用Verilog HDL语言对改进算法进行了硬件实现。
2013-06-18 08:50:01
下载 134
查看 1,103
www.eeworm.com
本文的所有逻辑模块均采用Verilog HDL语言进行描述设计。 本文最后对系统进行了调试。经实验验证，系统达到了图像实时采集、存储的功能，能进行正确可靠的工作。
2013-07-02 18:20:01
下载 101
查看 1,153
www.eeworm.com
2、利用VerilogHDL语言非常容易掌握，功能比VHDL更强大的特点，可以在设计时不断修改程序，来适用不同规模的应用，而且采用Verilog输入法与工艺性无关，利用系统设计时对芯片的要求，施加不同的约束条件
2013-04-24 16:38:35
下载 32
查看 1,099
www.eeworm.com
章以带隙电压基准和电流基准电路为例，介绍 了参考电压源和电流源的设计方法，其中对温度补偿技术作了详细分析；第 10 章为模拟与数字转换电 路（ADC），重点介绍了 ADC 的概念与工作原理以及采用 Verilog-A
2022-06-02 05:00:01
下载 49
查看 7,029
www.eeworm.com
采用标准数字IC设计流程，对协议状态机化简后，进行了RTL级的Verilog编码设计，基于FPGA进行了原型验证。根据需要，对芯片的内部进行了时钟门控处理来降低功耗。
2022-06-25 15:10:02
下载 1
查看 1,317
www.eeworm.com
然后通过MATLAB仿真选择合适的参数，再在Xilinx公司的ISE10.0开发环境下，编写Verilog程序完成了数字下变频器中 NCO、CIC积分梳状滤波抽取器、HB滤波器和FIR滤波器等关键模块设计
2023-06-03 01:50:18
下载 3
查看 6,844
www.eeworm.com
2、利用VerilogHDL语言非常容易掌握，功能比VHDL更强大的特点，可以在设计时不断修改程序，来适用不同规模的应用，而且采用Verilog输入法与工艺性无关，利用系统设计时对芯片的要求，施加不同的约束条件
2023-06-12 14:30:06
下载 6
查看 9,372
www.eeworm.com
然后提出了一种32位x86指令到ARM指令的静态二进制翻译的硬件实现方法，用Verilog硬件描述语言实现了进行静态二进制翻译的核心模块Decoder模块，能够处理130多条x86指令，并且对适用Decoder
2023-06-18 23:00:11
下载 8
查看 1,921
www.eeworm.com
其次,参照IEEE 802.15.3协议标准,设计了(2,1,6)卷积码Viterbi译码器,采用串行方式进行回溯译码,利用双口RAM存储路径度量和幸存信息.电路使用Verilog HDL语言进行描述,
2023-06-26 16:40:03
下载 8
查看 7,771
www.eeworm.com
设计中采用的关键技术包括：基于FPGA和IP Core的Verilog HDL设计、数据采集、数据存储、数据处理以及数据波形的实时显示。
2023-09-23 22:10:01
下载 3
查看 3,415
www.eeworm.com
其次设计了基于WinCE操作系统的图像采集、GPIO、PWM、外中断EINT-19的流接口驱动程序；同时设计了基于WinCE操作系统的图像采集及压缩、网络通信、车模速度采集的应用程序；FPGA内部逻辑电路采用Verilog
2023-09-26 08:50:01
下载 10
查看 7,059