基于ARM嵌入式应用平台的x86指令译码器设计 - 免费下载
技术资料资源
文件大小：536 K
📋 资源详细信息
💡 温馨提示：本资源由用户 hbsun 上传分享，仅供学习交流使用。如有侵权，请联系我们删除。
资源简介
传统的计算机软件与下层的机器平台有着强烈的依赖关系，针对一个机器平台编译的程序不能运行在其他平台上。随着新的体系结构和操作系统的不断涌现，对计算机系统间的互操作性要求也越来越高。二进制翻译技术可以将一种ISA(Instruction Set Architecture)的二进制机器码翻译到另一种ISA的二进制机器码,从而实现原有应用程序到一种新的硬件平台的移植。 为了有效的实现PC处理器主流的x86系列程序与ARM系列处理器之间的兼容性和可移植性，本文首先研究了x86和ARM两种处理器的架构、指令寻址方式和指令编码。然后提出了一种32位x86指令到ARM指令的静态二进制翻译的硬件实现方法，用Verilog硬件描述语言实现了进行静态二进制翻译的核心模块Decoder模块，能够处理130多条x86指令，并且对适用Decoder模块的x86汇编程序和ARM架构提出了限制条件。同时设计了一个TLB模块，可实现x86指令的匹配并直接输出存储的ARM指令，从而提高整个译码系统的吞吐量。最后将该译码模块成功的集成到基于ARM核的SoC上进行系统验证。目前译码模块还存在很多不足之处，在以后的研究工作中，会对其进行算法和资源的改进，努力提高译码的效率。
立即下载此资源
提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip
资源说明
下载说明
- 下载需消耗 2积分
- 24小时内重复下载不扣分
- 支持断点续传
- 资源永久有效
使用说明
- 下载后用解压软件解压
- 推荐 WinRAR 或 7-Zip
- 如有密码请查看说明
- 解压后即可使用
积分获取
- 上传资源获得积分
- 每日签到免费领取
- 邀请好友注册奖励
- 查看详情 →