找到约 7,690 条结果
www.eeworm.com

ep2c5 实现 定时器 verilog语言

ep2c5 实现 定时器 verilog语言,quartus 2 仿真
2017-06-18 20:00:02 下载 192 查看 1,092
www.eeworm.com

曼彻斯特编译码器 Verilog

基于verilog的曼彻斯特编译码器代码,可用quartus进行模块仿真。
2023-03-04 08:40:03 下载 8 查看 9,371
www.eeworm.com

ad7606 verilog

ad7606 驱动程序,基于altera的fpga,开发环境为quartus
2023-03-24 19:50:02 下载 8 查看 9,470
www.eeworm.com

project.rar

Quartus II 环境下编写的打地鼠程序。适用于FPGA。
2023-11-19 18:10:01 下载 5 查看 1,711
www.eeworm.com

Verilog设计资料

151例设计资源,基于quartus的开发环境。一定会有帮助!
2024-05-23 13:10:01 下载 9 查看 4,503
www.eeworm.com

梁祝

基于Quartus11环境的用Verilog实现的梁祝乐谱
2025-04-24 03:50:01 下载 9 查看 5,899
www.eeworm.com

quratus11.0

quartus11.0最新版本,与以前的使用有些区别
2025-05-29 08:10:01 下载 4 查看 1,525
www.eeworm.com

uart串口程序

此程序是使用quartus ii verilog语言编写的cyclone的串口驱动
2026-01-01 17:23:26 下载 1 查看 22
www.eeworm.com

Quartus II设计正弦信号发生器。本节通过正弦信号发生器的设计对QuartusII的一些重要功能作一些说明。对本节的详细了解有利于对以后章节有关DSP Builder的应用和设计有更好的理解。

Quartus II设计正弦信号发生器。本节通过正弦信号发生器的设计对QuartusII的一些重要功能作一些说明。对本节的详细了解有利于对以后章节有关DSP Builder的应用和设计有更好的理解。
2015-12-18 10:35:02 下载 153 查看 1,100
www.eeworm.com

这是个人工智能模型。只能接收陈述语句的训练

只能接收陈述语句的训练,如“苹果是红的”,也可用陈述句提问,如“苹果是什么
2014-01-25 14:32:21 下载 82 查看 1,071
www.eeworm.com

最近一个项目

最近一个项目,需要知道FLASH的SWF格式中第几帧是什么内容,因此本文档对SWF文件格式分析很重要
2014-10-30 04:15:03 下载 131 查看 1,038
www.eeworm.com

这是一段启动代码

这是一段启动代码,我也不知道是什么的,自己下这看一下吧,应该有点用的
2014-01-24 12:18:01 下载 37 查看 1,064
www.eeworm.com

2007883358

vhdl 程序开发 -VHDL Program Development Program Development
2024-01-09 13:20:01 下载 9 查看 102
www.eeworm.com

MC8051 IP CoreOregano Systems 8-bit Microcontroller IP-Core此公司提供的8051 core很容易在FPGA 上用同时也是学习VHDL的一份不错

MC8051 IP CoreOregano Systems 8-bit Microcontroller IP-Core此公司提供的8051 core很容易在FPGA 上用同时也是学习VHDL的一份不错的进阶实例
2015-03-13 00:13:02 下载 34 查看 1,395
www.eeworm.com

双端口RAM的VHDL语言实现。完全在CPLD芯片上测试通过。可以实现对存储器读操作的同时对另外一个空间写操作

双端口RAM的VHDL语言实现。完全在CPLD芯片上测试通过。可以实现对存储器读操作的同时对另外一个空间写操作
2015-10-15 00:22:01 下载 187 查看 1,189
www.eeworm.com

Patt的LC3 CPU VHDL源码,配合《计算机系统概论》一书学习效果更佳!

Patt的LC3 CPU VHDL源码,配合《计算机系统概论》一书学习效果更佳!
2013-12-21 07:19:08 下载 93 查看 1,272
www.eeworm.com

一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S

一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S,用三位数码管显示。
2013-12-01 01:30:16 下载 94 查看 1,223
www.eeworm.com

数学函数的VHDL实现

数学函数的VHDL实现
2013-12-19 21:37:17 下载 182 查看 1,080
www.eeworm.com

VHDL语言实现一个能显示时、分、秒的时钟:可分别进行时和分的手动校正;12小时、24小时计时制可选

VHDL语言实现一个能显示时、分、秒的时钟:可分别进行时和分的手动校正;12小时、24小时计时制可选,12小时制时有上下午指示;当计时到预定时间(此时间可手动设置)时,扬声器发出闹铃信号,闹铃时间为10
2014-01-05 13:55:01 下载 47 查看 1,217
www.eeworm.com

USB-Blaster_驱动安装方法

USB-Blaster_驱动安装方法


1、WIN XP 系统使用 QUARTUS自带的驱动程序,驱动路径选择 C:\altera\11.0

2015-06-06 23:02:43 查看 736
‹ 上一页 1 ... 251 252 253 254 255 256 257 258 259 260 261 ... 385 下一页 ›