找到约 5,556 条结果
www.eeworm.com
nbsp;
有幸做了个项目，其中使用到了单片机和上位机通讯的程序，上位机用组态实现功能，探索了些方法，写出来和大家分享一下，这些知识本不是什么秘密
2022-09-11 06:30:02
下载 10
查看 5,396
www.eeworm.com
电压串联反馈和电流并联反馈）；负反 馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非 线性失真，有效地扩展放大器的通频带，自动调节作用）
3、基尔霍夫定理的内容是什么
2022-09-15 19:40:02
下载 9
查看 4,134
www.eeworm.com
主要研究以下几个方面的内容： 1.基于端口电路信号寄存器的采集和输出方式，本论文设计的端口电路可以通过配置将它设置成单沿或者双沿的触发方式[7]，并完成了Verilog XL和Hspiee的功能和时序仿真
2013-07-20 18:30:02
下载 130
查看 1,126
www.eeworm.com
主要研究以下几个方面的内容： 1.基于端口电路信号寄存器的采集和输出方式，本论文设计的端口电路可以通过配置将它设置成单沿或者双沿的触发方式[7]，并完成了Verilog XL和Hspiee的功能和时序仿真
2013-06-03 20:00:02
下载 155
查看 1,170
www.eeworm.com
主要研究以下几个方面的内容： 1.基于端口电路信号寄存器的采集和输出方式，本论文设计的端口电路可以通过配置将它设置成单沿或者双沿的触发方式[7]，并完成了Verilog XL和Hspiee的功能和时序仿真
2023-10-02 06:00:02
下载 6
查看 6,700
www.eeworm.com
主要研究以下几个方面的内容： 1.基于端口电路信号寄存器的采集和输出方式，本论文设计的端口电路可以通过配置将它设置成单沿或者双沿的触发方式[7]，并完成了Verilog XL和Hspiee的功能和时序仿真
2024-05-11 02:00:03
下载 4
查看 4,088
www.eeworm.com
@@ 5．完成了激光打印机逻辑控制系统的软件设计与实现，采用Verilog硬件描述语言在Quartus Ⅱ 6．0软件平台下进行开发，对逻辑控制系统进行了仿真及调试。
2023-09-27 02:40:01
下载 5
查看 891
www.eeworm.com
本文以OFDM技术和跳频技术为核心理论，在Xilinx公司的集成开发环境ISE6.2中，主要采用硬件描述语言(Verilog、VHDL)编程，辅以调用IP核和采用原理图输入方式，设计实现了一个FH-OFDM
2023-09-27 04:50:01
下载 8
查看 5,958
www.eeworm.com
本设计采用Verilog HDL硬件描述语言进行设计，基于Xilinx公司的Virtex-4XC4VSX35芯片。
2013-07-09 15:40:01
下载 107
查看 1,121
www.eeworm.com
本设计采用Verilog HDL硬件描述语言进行设计，基于Xilinx公司的Virtex-4XC4VSX35芯片。
2013-06-13 23:30:02
下载 199
查看 1,100
www.eeworm.com
ASIC-〉FPGA
FPGA分类、结构、设计流程，FPGA设计工具：
VHDL
Verilog
2013-11-06 04:48:01
下载 36
查看 1,131
www.eeworm.com
ASIC-〉FPGA
FPGA分类、结构、设计流程，FPGA设计工具：
VHDL
Verilog
2013-11-10 21:24:01
下载 87
查看 1,087
www.eeworm.com
本设计采用Verilog HDL硬件描述语言进行设计，基于Xilinx公司的Virtex-4XC4VSX35芯片。
2023-10-02 09:20:01
下载 4
查看 1,220
www.eeworm.com
在对内交织和解内交织各个子模块进行C语言和MATLA8算法仿真的基础上，完成了内交织和解内交织总模块的FPGA设计，系统所有的硬件电路设计都采用了Verilog HDL语言编写。
2023-10-11 20:30:02
下载 2
查看 1,935
www.eeworm.com
课题的主要研究内容包括，基于FPGA的可重构系统硬件电路设计，系统异步接收器模块、FLASH存储器读写控制器模块、FPGA配置模块、FPGA控制ADC采样模块和E2pROM存储器读写控制器模块的Verilog
2023-10-12 11:50:01
下载 4
查看 4,786
www.eeworm.com
在对内交织和解内交织各个子模块进行C语言和MATLA8算法仿真的基础上，完成了内交织和解内交织总模块的FPGA设计，系统所有的硬件电路设计都采用了Verilog HDL语言编写。
2023-12-29 10:40:01
下载 3
查看 5,459
www.eeworm.com
重点对通信系统中基于全数字锁相环DPLL实现的时钟提取电路及帧同步电路的设计进行了讨论.最后,介绍了实现IMT4E1的FPGA器件APA300的特点和资源分配情况,并对芯片的性能及功能测试结果作了分析.此外,文中还对Verilog
2024-01-14 06:10:01
下载 1
查看 3,702
www.eeworm.com
需要取得阶段性成果的特点,提出了用FPGA方式来实现抄表器的ASIC设计.根据抄表器所需实现的表计脉冲数据采集、计量数据的分时段管理、显示控制、数据存储及通讯管理、远程控制的管理等功能,结合现有的一些技术规范,用Verilog
2024-01-26 07:10:01
下载 2
查看 7,608
www.eeworm.com
本设计采用Verilog HDL硬件描述语言进行设计，基于Xilinx公司的Virtex-4XC4VSX35芯片。
2024-04-15 11:20:02
下载 4
查看 3,448
www.eeworm.com
21．无绳电话机上常见的英文是什么？
2013-11-05 21:12:01
下载 196
查看 1,122