找到约 10,000 条结果
www.eeworm.com

非常号的Verilog HDL教学源码

非常号的Verilog HDL教学源码,大家多
2014-01-06 07:17:02 下载 25 查看 1,059
www.eeworm.com

Vlerilog HDL高级数字设计源码

Vlerilog HDL高级数字设计源码,有兴趣者可以来看看,保证是完整版
2013-12-29 00:19:05 下载 128 查看 1,061
www.eeworm.com

《设计与验证Verilog HDL》光盘内容

《设计与验证Verilog HDL》光盘内容
2013-12-02 18:17:01 下载 122 查看 1,166
www.eeworm.com

VERILOG hdl

VERILOG hdl
2016-03-30 00:09:02 下载 49 查看 1,160
www.eeworm.com

cordic算法的Verilog HDL具体实现

cordic算法的Verilog HDL具体实现
2013-12-06 02:57:10 下载 131 查看 1,058
www.eeworm.com

PWM的Verilog HDL代码用于FPGA

PWM的Verilog HDL代码用于FPGA
2013-12-22 09:05:09 下载 49 查看 1,077
www.eeworm.com

multiplier_6x6___verilog hdl

multiplier_6x6___verilog hdl
2016-06-14 20:47:02 下载 31 查看 1,025
www.eeworm.com

北大verilog hdl课件!内部资料

北大verilog hdl课件!内部资料,内含大量的工程实例,是学习的好资料
2013-12-29 15:52:06 下载 78 查看 1,047
www.eeworm.com

清华大学verilog hdl源码例子

清华大学verilog hdl源码例子,作业,内含源代码,详细的文档说明,非常有用
2013-12-27 06:37:01 下载 112 查看 1,058
www.eeworm.com

数据交织器 verilog HDL源文件

数据交织器 verilog HDL源文件
2013-12-23 08:23:18 下载 23 查看 1,040
www.eeworm.com

verilog HDL语言编写的数字秒表

verilog HDL语言编写的数字秒表,仿真已经通过,可供参考
2013-12-19 11:45:06 下载 181 查看 1,034
www.eeworm.com

周立功Verilog HDL黄金参考指南

周立功Verilog HDL黄金参考指南,学习VerriLog的东西。
2014-01-17 22:15:02 下载 126 查看 1,100
www.eeworm.com

用verilog HDL写的VGA驱动

用verilog HDL写的VGA驱动,在FPGA上实测可用(实际上是别人的劳动成果,呵呵)。
2014-01-15 05:56:01 下载 197 查看 1,062
www.eeworm.com

verilog HDLverilog HDLverilog HDLverilog HDLverilog HDLverilog HDL

verilog HDLverilog HDLverilog HDLverilog HDLverilog HDLverilog HDL
2014-01-04 07:26:11 下载 107 查看 1,046
www.eeworm.com

verilog hdlverilog hdlverilog hdlverilog hdlverilog hdlverilog hdl

verilog hdlverilog hdlverilog hdlverilog hdlverilog hdlverilog hdl
2017-06-24 00:55:01 下载 189 查看 1,042
www.eeworm.com

用Verilog HDL编写的秒表设计

用Verilog HDL编写的秒表设计,可以实现百分之一秒,十分之一秒,秒,十秒等功能。
2017-07-09 20:31:02 下载 106 查看 1,074
www.eeworm.com

用verilog HDL 写的时钟程序

用verilog HDL 写的时钟程序,在DE2上实现了。
2017-07-11 00:57:02 下载 50 查看 1,201
www.eeworm.com

常用模块的Verilog-HDL设计

"font-family:Verdana, Geneva, sans-serif;white-space:normal;background-color:#F5F5F5;">常用模块的Verilog-HDL
2020-03-20 17:16:41 查看 85
www.eeworm.com

基于Verilog-HDL的DDS设计

基于Verilog-HDL的DDS设计


这是一份非常不错的资料,欢迎下载,希望对您有帮助!


2021-12-21 00:30:02 下载 10 查看 1,370
www.eeworm.com

常用模块的Verilog-HDL设计

Verilog HDL是一种硬件描述语言(,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。

2022-09-05 05:10:02 下载 8 查看 7,279
‹ 上一页 1 ... 19 20 21 22 23 24 25 26 27 28 29 ... 500 下一页 ›