找到约 2,168 条结果
www.eeworm.com
PCI桥接IP Core的VeriIog HDL实现
PCI总线是目前最为流行的一种局部性总线 通过对PCI总线一些典型功能的分析以及时序的阐述，利用VetilogHDL设计了一个将非PCI功能设备转接到PC1总线上的IP Core 同时，通过在ModeISim SE PLUS 6．0
上运行测试程序模块，得到了理想的仿真数据波形，从软件上证明了功能的实现。
2014-12-30 10:34:01
下载 187
查看 1,114
上运行测试程序模块，得到了理想的仿真数据波形，从软件上证明了功能的实现。
www.eeworm.com
本原码是基于Verilog HDL语言编写的
本原码是基于Verilog HDL语言编写的，实现了SPI接口设计，可以应用于FPGA,实现SPI协议的接口设计.在MAXII编译成功,用Modelsim SE 6仿真成功.
www.eeworm.com
Verilog HDL: Magnitude For a vector (a,b), the magnitude representation is the following: A c
Verilog HDL: Magnitude
For a vector (a,b), the magnitude representation is the following:
A common