找到约 5,063 条结果
www.eeworm.com
2、利用VerilogHDL语言非常容易掌握，功能比VHDL更强大的特点，可以在设计时不断修改程序，来适用不同规模的应用，而且采用Verilog输入法与工艺性无关，利用系统设计时对芯片的要求，施加不同的约束条件
2013-04-24 16:38:35
下载 32
查看 1,099
www.eeworm.com
章以带隙电压基准和电流基准电路为例，介绍 了参考电压源和电流源的设计方法，其中对温度补偿技术作了详细分析；第 10 章为模拟与数字转换电 路（ADC），重点介绍了 ADC 的概念与工作原理以及采用 Verilog-A
2022-06-02 05:00:01
下载 49
查看 7,029
www.eeworm.com
采用标准数字IC设计流程，对协议状态机化简后，进行了RTL级的Verilog编码设计，基于FPGA进行了原型验证。根据需要，对芯片的内部进行了时钟门控处理来降低功耗。
2022-06-25 15:10:02
下载 1
查看 1,317
www.eeworm.com
然后通过MATLAB仿真选择合适的参数，再在Xilinx公司的ISE10.0开发环境下，编写Verilog程序完成了数字下变频器中 NCO、CIC积分梳状滤波抽取器、HB滤波器和FIR滤波器等关键模块设计
2023-06-03 01:50:18
下载 3
查看 6,844
www.eeworm.com
2、利用VerilogHDL语言非常容易掌握，功能比VHDL更强大的特点，可以在设计时不断修改程序，来适用不同规模的应用，而且采用Verilog输入法与工艺性无关，利用系统设计时对芯片的要求，施加不同的约束条件
2023-06-12 14:30:06
下载 6
查看 9,372
www.eeworm.com
然后提出了一种32位x86指令到ARM指令的静态二进制翻译的硬件实现方法，用Verilog硬件描述语言实现了进行静态二进制翻译的核心模块Decoder模块，能够处理130多条x86指令，并且对适用Decoder
2023-06-18 23:00:11
下载 8
查看 1,921
www.eeworm.com
其次,参照IEEE 802.15.3协议标准,设计了(2,1,6)卷积码Viterbi译码器,采用串行方式进行回溯译码,利用双口RAM存储路径度量和幸存信息.电路使用Verilog HDL语言进行描述,
2023-06-26 16:40:03
下载 8
查看 7,771
www.eeworm.com
设计中采用的关键技术包括：基于FPGA和IP Core的Verilog HDL设计、数据采集、数据存储、数据处理以及数据波形的实时显示。
2023-09-23 22:10:01
下载 3
查看 3,415
www.eeworm.com
其次设计了基于WinCE操作系统的图像采集、GPIO、PWM、外中断EINT-19的流接口驱动程序；同时设计了基于WinCE操作系统的图像采集及压缩、网络通信、车模速度采集的应用程序；FPGA内部逻辑电路采用Verilog
2023-09-26 08:50:01
下载 10
查看 7,059
www.eeworm.com
在Quartus II环境下，采用模块化设计思想，借助Verilog语言及调用FPGA内部IP核完成了系统逻辑设计，包括：12C配置模块、有效数据提取模块、灰度分量提取模块、帧缓存模块、图像算法处理模块
2023-09-26 10:20:02
下载 9
查看 7,572
www.eeworm.com
其二，根据得到的信道自适应迭代译码方案，借助Xilinx公司Spartan3 FPGA硬件平台，使用Verilog硬件描述语言，将用C/C++语言写成的信道自适应迭代译码算法转化成为硬件设计实现，得到硬件电路
2023-09-26 20:00:01
下载 9
查看 1,236
www.eeworm.com
论文阐述了图像预处理系统的总体构成，研究了Verilog硬件描述语言的设计及实现。分析了基于FPGA的图像采集及显示系统的内部逻辑设计，以及图像处理算法如中值滤波、边缘检测、图像标准、图像格式等。
2023-09-26 20:40:01
下载 4
查看 153
www.eeworm.com
首先用Matlab7．1对部分模块进行了软件仿真；然后用硬件描述语言Verilog HDL在QuartusⅡ8．0环境下完成了关键模块的编写、仿真和综合，最后详细阐述了OFDMA上行链路信道估计与均衡的
2023-09-28 14:30:01
下载 6
查看 9,788
www.eeworm.com
(3)通过Verilog实现了OFDM发射端的FPGA设计，并通过Modelsim进行了仿真，包括映射调制模块、FFT模块、循环前缀插入模块、训练符号插入模块。
2023-09-28 15:40:01
下载 3
查看 7,614
www.eeworm.com
运用QuartusⅡ软件对verilog代码进行编译和调试，通过试验验证了相关算法在FPGA上实现的可能。并部分实现了代码的优化和处理，给出了算法实现的具体方式，达到了速度测量的目的。
2023-09-30 22:30:02
下载 6
查看 3,372
www.eeworm.com
采用了Verilog硬件描述语言对JPEG基本模式硬件编码器的各主要模块进行设计实现，并给出了主要模块的仿真结果。
2023-10-01 07:00:02
下载 6
查看 2,565
www.eeworm.com
针对这一现象，通过认真分析PROFIBUS-DP总线协议，本文设计并完成了一种通过FPGA器件，采用硬件描述语言Verilog HDL实现PROFIBUS-DP从站协议功能的方案。
2023-10-01 18:20:01
下载 9
查看 9,708
www.eeworm.com
针对这个问题，探讨了如何利用目前现有器件进行系统实现，提出基于FPGA的全数字设计模型，并设计了简化的两级结构同步捕获算法的系统实现方案，用Verilog HDL编写了关键逻辑电路模块。
2023-10-02 05:10:01
下载 10
查看 7,680
www.eeworm.com
本文的所有逻辑模块均采用Verilog HDL语言进行描述设计。 本文最后对系统进行了调试。经实验验证，系统达到了图像实时采集、存储的功能，能进行正确可靠的工作。
2023-10-03 02:20:02
下载 10
查看 9,451
www.eeworm.com
通过对运动控制器算法的建模，采用Verilog HDL硬件描述语言对模型进行描述，由此构建IP软核，并通过软件测试仿真验证其正确性，最后介绍了在FPGA芯片实现精插补的策略。
2023-10-03 03:00:01
下载 5
查看 6,131