找到约 5,359 条结果
www.eeworm.com
本论文中的主控制器采用Verilog HDL作为硬件描述语言，系统在QuartusⅡ，ModelSim和Synplify软件平台下开发，并在硬件上得到实现，达到了预期效果。
2013-07-21 02:00:01
下载 196
查看 1,222
www.eeworm.com
根据DDR2-SDRAM的特点，选择合适的内存调度方案，采用Verilog HDL语言设计实现了该高速实时数据采集系统，并对系统功能进行验证与分析，结果表明本设计完全能够满足系统的性能指标。
2013-06-24 06:50:02
下载 59
查看 1,157
www.eeworm.com
SystemC的寄存器传输级设计和SystemC的可综合语言子集，以及根据作者设计经历归结的RTL设计准则和经验；接口、端口和通道等SystemC行为建模实例——片上总线系统；SystemC与VHDL/Verilog
2014-11-29 12:06:02
下载 45
查看 1,363
www.eeworm.com
根据DDR2-SDRAM的特点，选择合适的内存调度方案，采用Verilog HDL语言设计实现了该高速实时数据采集系统，并对系统功能进行验证与分析，结果表明本设计完全能够满足系统的性能指标。
2023-06-26 23:10:03
下载 3
查看 1,931
www.eeworm.com
根据DDR2-SDRAM的特点，选择合适的内存调度方案，采用Verilog HDL语言设计实现了该高速实时数据采集系统，并对系统功能进行验证与分析，结果表明本设计完全能够满足系统的性能指标。
2024-04-05 09:50:01
下载 5
查看 8,107
www.eeworm.com
信道编码方案进行了详细的阐述,这是本人制定信道内码解码方案的基础.然后,在对内码解码所有模块进行C语言和MATLAB算法仿真的基础上,完成了内码解码总模块的FPGA设计,系统所有的硬件电路设计都采用了Verilog
2024-05-09 22:50:01
下载 1
查看 9,413
www.eeworm.com
接着采用自顶向下的IC设计方法，通过Verilog HDL语言编程设计了I2C的主、从IP固核。
2024-05-28 01:00:03
下载 6
查看 9,773
www.eeworm.com
华为 FPGA设计高级技巧Xilinx篇.pdf
华为 Verilog基本电路设计指导书.pdf
华为 大规模逻辑设计指导书.pdf
RD_射频基础知识培训.pdf
华为C语言编程规范总则.pdf
2013-07-28 03:00:01
下载 22
查看 1,246
www.eeworm.com
后有两个文件对我们比较有用，假设生成了一个 asyn_fifo 的核，则
asyn_fifo.veo 给出了例化该核方式（或者在 Edit－>Language Template->COREGEN 中找到
verilog
2014-01-05 20:52:10
下载 38
查看 1,041
www.eeworm.com
设计利用Verilog 硬件描述语言完成，通过后仿真验证
电路正确性，并给出综合结果。
2013-12-09 23:10:02
下载 65
查看 1,059
www.eeworm.com
华为 FPGA设计高级技巧Xilinx篇.pdf
华为 Verilog基本电路设计指导书.pdf
华为 大规模逻辑设计指导书.pdf
RD_射频基础知识培训.pdf
华为C语言编程规范总则.pdf
2023-06-11 10:00:07
下载 3
查看 9,318
www.eeworm.com
PCI总线仲裁参考设计Verilog代码.
17. MSP430f149上LCD显示的程序.
18. 读写1990A并模拟I2C存储EEPROM.
19.
2015-04-24 09:50:55
下载 79
查看 8,828
www.eeworm.com
@@ 本文使用硬件描述语言Verilog，以红色飓风 II开发板作为硬件平台，在开发工具QUARTUSII 6．0和MODELSIM_SE 6．1B环境中完成软核的设计与仿真验证。
2013-04-24 16:38:22
下载 167
查看 1,163
www.eeworm.com
@@ 本文使用硬件描述语言Verilog，以红色飓风 II开发板作为硬件平台，在开发工具QUARTUSII 6．0和MODELSIM_SE 6．1B环境中完成软核的设计与仿真验证。
2023-09-30 18:40:01
下载 9
查看 3,901
www.eeworm.com
D FPGA/CPLD 技术 187
第 第 1 1 章 基本概念 187
1.1 V ERILOG HDL
2022-08-15 09:20:02
下载 4
查看 5,220
www.eeworm.com
设计利用Verilog 硬件描述语言完成，通过后仿真验证\r\n电路正确性，并给出综合结果。
2013-08-09 23:30:01
下载 155
查看 1,125
www.eeworm.com
除了这些硬件外，我们还提供了十多个接口实验，并公开了电路原理图和实验的Verilog源代码，以便于大家对照学习，并可以在该开发板上进行二次开发。
2013-10-29 23:56:01
下载 24
查看 1,111
www.eeworm.com
除了这些硬件外，我们还提供了十多个接口实验，并公开了电路原理图和实验的Verilog源代码，以便于大家对照学习，并可以在该开发板上进行二次开发。
2013-11-21 13:08:02
下载 144
查看 1,096
www.eeworm.com
用FPGA实现了RS232异步串行通信，所用语言是VHDL，另外本人还有Verilog的欢迎交流学习，根据RS232 异步串行通信来的帧格式，在FPGA发送模块中采用的每一帧格式为：1位开始位+8位数据位
2013-11-29 15:48:09
下载 58
查看 1,058
www.eeworm.com
pio_key.v是verilog编写的按键中断程序，对应四个按键，按其中任何一个键都可以发送一个中断；
keyint.c是Nios中编写的C程序，用于检测按键的中断，如果检测到中断，会检测是哪个按键按下
2014-06-11 01:59:18
下载 115
查看 1,121